### SEMICONDUCTOR MEMORY

Publication number: JP9204790
Publication date: 1997-08-05

Inventor:

OKADA TERUTAKA; TAKASHIKA TERUHISA; KOJIMA FUMIO; YOSHII YASUHIRO; YABUOSHI NORIYUKI;

TAKEDA TOSHIFUMI; SAKAI KIKUO; WADA TAKESHI;

KAWAMOTO HIROSHI

Applicant:

HITACHI LTD; HITACHI VLSI ENG

Classification:

- international:

G11C29/04; G11C16/06; G11C17/00; G11C17/18; G11C29/00; G11C29/04; G11C16/06; G11C17/00; G11C17/14; G11C29/00; (IPC1-7): G11C17/18;

G11C16/06; G11C17/00; G11C29/00


- european:

Application number: JP19960031457 19960124 Priority number(s): JP19960031457 19960124

Report a data error here

#### Abstract of JP9204790

PROBLEM TO BE SOLVED: To increase an access speed of a ROM of which power source voltage is made low. SOLUTION: In a mask ROM having a NOR type memory array (2) of sub-bit line structure, when a memory cell transistor selected by word lines (W1-W32) and a selecting transistor selected by selecting lines (DS1, SS1) are interposed in a current path from a selected bit line to a ground potential, a boosting circuit (5) is adopted as a power source circuit of drivers (DW11, WD101) utilized for selecting/driving word lines and selecting lines. And high speed access can be realized by increasing conductance of these selected transistors, increasing current variation caused there, and improving a detecting speed of a sense amplifier detecting the variation.



Data supplied from the esp@cenet database - Worldwide

## (19)日本国特許庁 (JP)

(51) Int.Cl.<sup>6</sup>

G11C 17/18

# (12) 公開特許公報(A)

FΙ

G11C 17/00

庁内整理番号

## (11)特許出願公開番号

# 特開平9-204790

技術表示箇所

(43)公開日 平成9年(1997)8月5日

306A

17/00 16/06 29/00 3 0 1	·	
	E	
	29/00 3 0 1 B 17/00 3 0 9 D	
		客査請求 未請求 請求項の数10 FD (全 29 頁)
	(21)出願番号 特願平8-31457	(71) 出願人 000005108
株式会社日立製作所		
(22)出顧日 平成8年(1996)1月24日	東京都千代田区神田駿河台四丁目 6 番地	
	(71)出願人 000233468	
	日立超エル・エス・アイ・エンジニアリン	
	グ株式会社	
	東京都小平市上水本町 5 丁目20番 1 号	
	(72)発明者 岡田 輝孝	
	東京都小平市上水本町5丁目20番1号 日	
	立超エル・エス・アイ・エンジニアリング	
	株式会社内	
	(74)代理人 弁理士 玉村 静世	
	最終頁に続く	
	60 301 特願平8-31457	


## (54) 【発明の名称】 半導体記憶装置

## (57)【要約】

【課題】 電源電圧が低電圧化されたROMのアクセス 速度を速くする。

識別記号

【解決手段】 サブビット線構造のNOR型メモリアレイ(2)を有するマスクROMにおいて、選択されたビット線から接地電位に至る電流経路に、ワード線(W1~W32)で選択されたメモリセルトランジスタとセレクト線(DS1,SS1)で選択されたセレクトトランジスタが介在される場合、ワード線とセレクト線の選択駆動に利用されるドライバ(DW11,WD101)の電源回路として昇圧回路(5)を採用し、選択されたそれらトランジスタのコンダクタンス大きくして、そこに生ずる電流変化を大きくし、その変化を検出するセンスアンプの検出速度を向上させてアクセスの高速化を実現する。



### 【特許請求の範囲】

【請求項1】 X方向に延在するワード線毎に不揮発性のメモリセルトランジスタが当該ワード線に選択端子を結合して直列接続され、前記メモリセルトランジスタの前記直列接続点がY方向毎にサブビット線に結合され、複数本のサブビット線毎に割り当てられたビット線に対し何れのサブビット線を介してビット線への電流経路を形成するかを選択するための複数個のセレクトトランジスタが複数本のサブビット線毎に設けられたメモリアレイを備え、前記セレクトトランジスタを選択するためのセレクト線と前記ワード線をアドレス信号に従って選択レベルに駆動し、それによって選択されたメモリセルトランジスタとセレクトトランジスタを介して生ずる電流変化をセンスアンプで検出する半導体記憶装置において

前記ワード線を選択レベルに駆動するワード線ドライバと、前記セレクト線を選択レベルに駆動するセレクト線 ドライバとのそれぞれの動作電源を生成する昇圧回路を 設けて成るものであることを特徴とする半導体記憶装 置。

【請求項2】 複数個の不揮発性のメモリセルトランジスタを Y 方向に直列接続したメモリセル列が 1 本のビット線にセレクトトランジスタを介して複数列接続された回路を X 方向に複数組有し、 X 方向毎に前記メモリセルトランジスタの選択端子にワード線が結合され、 X 方向毎に前記セレクトトランジスタの選択端子にセレクト線が結合されたメモリアレイを備え、アドレス信号に従ってワード線と共にセレクト線を選択レベルに駆動し、それによって選択されたメモリセルトランジスタとセレクトトランジスタを介して生ずる電流変化をセンスアンプ 30で検出する半導体記憶装置において、

前記ワード線を選択レベルに駆動するワード線ドライバと、前記セレクト線を選択レベルに駆動するセレクト線ドライバとのそれぞれの動作電源を生成する昇圧回路を設けて成るものであることを特徴とする半導体記憶装置。

【請求項3】 前記昇圧回路は、第1の発振回路と、その発振出力を受けて電源電圧の昇圧動作を行う第1のチャージポンプ回路と、生成された昇圧電圧が第1の電圧以下とされる範囲で前記第1の発振回路を発振動作可能 40にする第1のレベルセンス回路と、前記メモリセルトランジスタの選択状態の変化に応ずるアドレス変化検出パルスによって昇圧動作を行う第2のチャージポンプ回路と、前記第1及び第2のチャージポンプ回路の出力端子に蓄積電極が共通接続された蓄積容量とを備えて成るものであることを特徴とする請求項1又は2記載の半導体記憶装置。

【請求項4】 前記昇圧回路は更に、前記第1の発振回路よりも発振周波数の高い第2の発振回路と、その発振出力を受けて電源電圧の見口動作を行うとせばその出力 50

が前記蓄積容量に結合された第3のチャージポンプ回路と、生成された昇圧電圧が第2の電圧以下とされる範囲で前記第2の発振回路を発振動作可能にする第2のレベルセンス回路とを備え、前記第2の電圧は第1の電圧よりも低いレベルであることを特徴とする請求項3記載の半導体記憶装置。

【請求項5】 パワーダウンモードを指示するための外部信号の入力端子を有し、

前記パワーダウンモードにおいて、前記第1及び第2の レベルセンス回路は、夫々に対応される発振回路の発振 動作を停止させるものであることを特徴とする請求項4 記載の半導体記憶装置。

【請求項6】 多数の不揮発性のメモリセルトランジスタが配置されたメモリアレイと、メモリアレイから読出されて選択された複数ビットの並列データを増幅するセンスアンプ回路と、所定のアドレス信号を用いて外部への出力ビット数単位で前記センスアンプ回路の出力を選択するページ選択回路とを備え、前記ページ選択回路の選択状態の切り換えによってデータを外部に連続的に出20 力可能にされた半導体記憶装置において、

前記メモリアレイに含まれる不良ビットを救済するための救済位置及び救済データがプログラムされた救済回路と、前記メモリアレイに対するアクセスアドレスが被救済アドレスであるとき、センスアンプの出力に対し前記救済回路が保有する救済位置情報で指定されるビットを前記救済データに置き換えて前記ページ選択回路に出力する置き換え回路とを設けて成るものであることを特徴とする半導体記憶装置。

【請求項7】 相互に隣接するメモリセルトランジスタのソースとドレインとが接続されて直列形態に配置された多数のメモリセル行を含むNOR型のメモリアレイを有し、不揮発性のメモリセルトランジスタのソースが接続されるソース線とそのメモリセルトランジスタのドレインが接続されるビット線を選択し、選択したソース線を接地電位に、選択したビット線をセンスアンプに接続して、センスアンプからビット線に電流が引き込まれるか否かによって読み出しデータを判定する半導体記憶装置であって、

前記センスアンプは、入力ノードのレベルを負帰還制御する電流制御用トランジスタのコンダクタンスの増大によって入力ノードからビット線への電流引き込みを検出する検出段回路を有し、

前記検出段回路と等価な回路によって定常的に形成される電圧を受け、これを制御電圧とする負荷トランジスタを介して、非選択とされるビット線をプリチャージする ビット線プリチャージ回路と、

前記検出段回路と等価な回路によって定常的に形成される電圧を受け、これを制御電圧とする負荷トランジスタを介して、非選択とされるソース線をプリチャージする ソース線プリチャージ回路レーを設けて成るものである ことを特徴とする半導体記憶装置。

【請求項8】 X方向に延在するワード線毎に不揮発性のメモリセルトランジスタが当該ワード線に選択端子を結合して直列接続され、前記メモリセルトランジスタの前記直列接続点がY方向毎にサブビット線に結合され、複数本のサブビット線毎に割り当てられたビット線を何れのサブビット線にそして当該サブビット線に隣接するサブビット線を何れのソース線に接続するかを選択するための複数個のセレクトトランジスタが複数本のサブビット線毎に設けられ、前記セレクトトランジスタを選択10するためのセレクト線が前記ワード線と共に選択されることにより、選択されたセレクトトランジスタを介してビット線とセレクト線が隣接サブビット線に接続されるメモリアレイと、

前記ビット線を選択するビット線選択回路と、

ビット線選択回路で選択されたビット線と対を成すソース線を接地電位に接続するソース線選択回路と、

前記ビット線選択回路で選択されたビット線に電流が流れ込む状態を検出するセンスアンプと、を備えた半導体記憶装置において、

前記ビット線選択回路によって非選択とされるビット線 をプリチャージするビット線プリチャージ回路と、

前記ソース線選択回路によって非選択とされるソース線 をプリチャージするソース線プリチャージ回路とを設け て成るものであることを特徴とする半導体記憶装置。

【請求項9】 前記センスアンプは、入力ノードのレベルを負帰還制御する電流制御用トランジスタのコンダクタンスの増大によって入力ノードからビット線への電流引き込みを検出する検出段回路を有し、

前記メモリアレイの1対のソース線とビット線に係る等 価な回路構成を有するダミーメモリアレイと、

前記検出段回路と等価な回路を有し、これによってダミーメモリアレイに含まれるダミーソース線をプリチャージするダミーソース線プリチャージ回路と、

前記検出段回路と等価な回路を有し、これによってダミーメモリアレイに含まれるダミービット線をプリチャージするダミービット線プリチャージ回路と、を設け、

前記ソース線プリチャージ回路は、前記ダミーソース線 プリチャージ回路に含まれる前記検出段回路と等価な回 路が有する電流制御用トランジスタの制御電圧を、プリ 40 チャージレベルを決定するためのバイアス電圧として受 ける負荷トランジスタを有し、

前記ピット線プリチャージ回路は、前記ダミービット線プリチャージ回路に含まれる前記検出段回路と等価な回路が有する電流制御用トランジスタの制御電圧を、プリチャージレベルを決定するためのバイアス電圧として受ける負荷トランジスタを有して、成るものであることを特徴とする請求項8記載の半導体記憶装置。

【請求項10】 パワーダウンモードを指示するための め 部信号の 1 土地スたち!

前記パワーダウンモードにおて、前記ダミーソース線プリチャージ回路及びダミービット線プリチャージ回路は、前記検出段回路と等価な回路の直流電流経路をカットオフするトランジスタと、前記ビット線プリチャージ回路及びソース線プリチャージ回路に含まれる負荷トランジスタをカットオフ制御するトランジスタと、を含んで成るものであることを特徴とする請求項9記載の半導体記憶装置。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はマスクROM(リード・オンリ・メモリ)のような半導体記憶装置に係り、例えば、NOR型のメモリセル配置を有しサブビット線構造を有するマスクROMに適用して有効な技術に関する。

[0002]

20

30

【従来の技術】マスクROMは、データの書込みがウェ ーハプロセス中で行われる。このデータの書込み方式、 即ちマスクROMのプログラム方式には、メモリセルト ランジスタの拡散層の有無(メモリトランジスタの有 無)でデータの論理値"1"/"0"を定義する拡散層 プログラム方式、チャネル・イオン注入によってメモリ セルトランジスタの閾値電圧を変えてデータをプログラ ムするイオン注入プログラム方式等がある。マスクRO Mのメモリ配置に関してはNOR型とNAND型等があ る。NOR型のROMは横ROMと称されることもあ り、ワード線とビット線がX、Y方向に配置され、夫々 の交点位置にメモリセルがマトリクス状に配置された構 成を有し、アドレス信号で選択されるべきワード線がメ モリセルの選択レベルにされ、アドレス信号で非選択と されるべきワード線がメモリセルの非選択レベルにされ ることにより、当該ワード線に選択端子が結合されたメ モリセルを介してビット線に電流が流れるか否かによっ て記憶情報の読み出しが行われる。NAND型のROM は縦ROMと称されることもあり、複数個のメモリセル の直列接続回路の一端がビット線に結合され、アドレス 信号で選択されるべきワード線はメモリセルの非選択レ ベルにされ、アドレス信号で非選択とされるべきワード 線はメモリセルの選択レベルにされることにより、直列 接続回路に直流電流経路が形成されるか否かによって、 記憶情報の読み出しが行われる。

【0003】尚、マスクROMについて記載された文献の例としては株式会社培風館より昭和61年2月10日に発行された「超高速MOSデバイス」第316頁~318頁がある。

## [0004]

50

【発明が解決しようとする課題】本発明者はマスクROMにおけるアクセス動作の高速化について検討した。第1に、半導体記憶装置の動作電圧が低電圧化されると、ワード線の選択駆動しベルけ、メエリャルトランジフタ

のコンダクタンスを比較的大きくすることが出来なくなる。また、1本のビット線に複数本のサブビット線が割り当てられワード線の選択と共にサブビット線を選択する形式のメモリアレイにおいては、ワード線と共に、サブビット線の選択駆動レベルも、セレクトトランジスタのコンダクタンスを比較的大きくすることが出来なくなる。選択されたメモリセルトランジスタやセレクトトランジスタを介して電流が流れるか否かをセンスアンプで検出するとき、それらトランジスタのコンダクタンスが小さくなれば、センスアンプで検出可能な電流変化も遅いくなり、半導体記憶装置のアクセス動作を遅らせる原因になることが明らかにされた。

【0005】それらに対処するためにワード線等の選択 レベルを昇圧することを検討したが、その場合には、動 作電圧の低電圧化による低消費電力化の要請に反しない ようにしなければならない。

【0006】第2には、センスアンプの出力をページ選択回路で複数ビット単位に選択してリードデータの外部出力を連続的に行えるようにしたバーストリードの構成を採用する場合、メモリアレイに含まれる不良ビットを20救済するための救済回路による救済データの置き換えを、ページ選択回路の後段で行うようにするならば、バーストリードに際してページ選択回路による選択状態の切換え毎に、救済回路にもそのページ選択情報を与えて動作させなければならず、バーストリードの動作速度が低下することが明らかにされた。

【0007】第3には、メモリセルトランジスタのソー スが結合されるソース線と、そのドレインが結合される ビット線を選択し、選択したソース線を接地電位に、選 択したビット線をセンスアンプに接続して、センスアン 30 プからビット線に電流が引き込まれるか否かによって読 み出しデータを判定する場合に、相互に隣接するメモリ セルトランジスタのソースとドレインとが結合されて直 列形態に配置されたNOR型のメモリアレイを有するも のにあっては、メモリセルトランジスタの閾値電圧の状 態などに応じて、選択されたビット線に非選択ビット線 又は非選択ソース線が導通されることがある。このよう な不所望な導通は、センスアンプによる誤検出若しくは センスアンプによる検出速度の低下をもたらす。これを 解消することが読み出し動作の正確さや高速化を実現す る上で必要になる。特に、読み出し動作の高速化という 点においては、選択されたビット線のプリチャージレベ ルを、センスアンプが必要とするプリチャージレベルに 精度良く合わせることが必要であり、この点については プロセスばらつきの影響も受け難いようにすることが信 頼性向上に必要であることが明らかにされた。

【0008】本発明の目的は、動作電圧の低電圧化に伴ってセンスアンプで検出可能な電流変化が小さくなってアクセス速度の低下する事態を改善した半導体記憶装置た場供サステレビなる

【0009】本発明の別の目的は、アクセス速度の低下を改善するために昇圧電圧を利用する場合に、動作電圧の低電圧化などによる低消費電力化の要請に反しないようにすることである。

【0010】本発明の更に別の目的は、メモリアレイからの読み出しデータの一部を救済データに置き換える場合にバーストリードによる動作速度が低下しないようにすることが出来る半導体記憶装置を提供することにある。

【0011】本発明のその他の目的は、NOR型のメモリアレイ構成を有するものにあって、選択されたビット線に非選択ビット線又は非選択ソース線が導通されることによる不都合、即ちセンスアンプによる誤検出若しくはセンスアンプによる検出速度の低下を解消することにある。更にこのとき、選択されたビット線のプリチャージレベルを、センスアンプが必要とするプリチャージレベルに精度良く合わせることにある。しかも、それが、プロセスばらつきの影響を受け難いようにしようとするものである。

【0012】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで あろう。

## [0013]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0014】〔1〕第1には、センスアンプで検出可能な電流変化を大きくするように、メモリセルトランジスタやセレクトトランジスタの選択駆動用電源として昇圧回路(5)を採用する。

【0015】NOR型のメモリアレイを有する半導体記 憶装置は、図2に例示されるように、X方向に延在する ワード線(W1~W32)毎に不揮発性のメモリセルト ランジスタ(OM)が当該ワード線に選択端子を結合し て直列接続され、前記メモリセルトランジスタの前記直 列接続点がY方向毎にサブビット線(SB1~SB4) に結合され、複数本のサブビット線毎に割り当てられた ビット線(BL1)に対し何れのサブビット線を介して ビット線への電流経路を形成するかを選択するための複 数個のセレクトトランジスタ(Qds1,Qds2,Q ss1, Qss2)が複数本のサブビット線毎に設けら れたメモリアレイ(2)を備え、前記セレクトトランジ スタを選択するためのセレクト線(DS1, DS2, S S1, SS2) とワード線 (W1~W32) をアドレス 信号に従って選択レベルに駆動し、それによって選択さ れたメモリセルトランジスタとセレクトトランジスタを 介して生ずる電流変化をセンスアンプ(18, 180) で検出するように構成される。このとき、図1及び図4 に例示されるように、前記ワード線を選択レベルに駆動 オスロード約ドライバ (? WD101) レ 前却わし

クト線を選択レベルに駆動するセレクト線ドライバ (4, DW111)とのそれぞれの動作電源を生成する 昇圧回路 (5)を設ける。NOR型のメモリアレイを備えた半導体記憶装置では、アドレス信号が指定するワード線及びセレクト線が前記ドライバ回路 (3, 4)によって昇圧電位 (VCH)に選択駆動される。それにより、選択されたメモリセルトランジスタやセレクトトランジスタのコンダクタンスは、外部から供給される電源電圧 (Vdd)そのままで駆動される場合に比べて大きくされる。したがって、選択されたメモリセルトランジスタ及びセレクトトランジスタを介して生ずる電流変化は大きくされ、その変化を検出するセンスアンプ (180)の検出速度が向上され、アクセスの高速化を実現する。

【0016】NAND型のメモリアレイを有する半導体 記憶装置は、図12に例示されるように、複数個の不揮 発性のメモリセルトランジスタ(QMM)をY方向に直 列接続したメモリセル列が1本のビット線(BL1)に セレクトトランジスタ (QDs1, Qds2) を介して 複数列接続された回路をX方向に複数組有し、X方向毎 20 に前記メモリセルトランジスタの選択端子にワード線 (W1~W16) が結合され、X方向毎に前記セレクト トランジスタの選択端子にセレクト線(DS1, DS 2 - が結合されたメモリアレイを備え、アドレス信号に 従ってワード線と共にセレク線を選択レベルに駆動し、 それによって選択されたメモリセルトランジスタとセレ クトトランジスタを介して生ずる電流変化をセンスアン プ(180)で検出するようにされる。このとき、図1 3に例示されるように、前記ワード線を選択レベルに駆 動するワード線ドライバ(WD101)と、前記セレク ト線を選択レベルに駆動するセレクト線ドライバ(DW 111)とのそれぞれの動作電源を生成する昇圧回路 (5)を設ける。NAND型のメモリアレイを備えた半 導体記憶装置では、アドレス信号が指定するワード線を

(5)を設ける。NAND型のメモリアレイを備えた半導体記憶装置では、アドレス信号が指定するワード線を除いた全てのワード線とアドレス信号が指定するセレクト線とが、前記ドライバ回路によって昇圧電位(VCH)に選択駆動される。それにより、選択されたメモリセルトランジスタとセレクトトランジスタのコンダクタンスは、外部から供給される電源電圧(Vdd)そのままで駆動される場合に比べて大きくされる。したがって、選択されたメモリセルトランジスタ及びセレクトトランジスタを介して生ずる電流変化は大きくされ、その変化を検出するセンスアンプ(180)の検出速度が向上され、アクセスの高速化を実現する。

【0017】前記昇圧回路(5)はワード線及びセレクト線の充電で消費される電荷量を補充できればよいが、図5に例示されるように、待機状態からワード線及びセレクト線電位を保証するために、待機状態において必要最小限の見圧動作を行うように 第1の発振回路(441)と第

1のチャージポンプ回路(41)が設けられている。メ モリアクセス時にはワード線及びセレクト線の充電によ り消費される電荷を補うためにアドレス変化検出パルス (øATD) に同期して昇圧動作を行う第2のチャージ ポンプ回路(42)が設けられている。更に、昇圧電位 が不足するときだけ昇圧動作を行うために第2の発振回 路(43)と第3のチャージポンプ回路(40)を採用 することが出来る。第2のレベルセンス回路(45)は 昇圧電位(VCH)の不足(昇圧電位の低下)を検出す る回路であり、昇圧電圧(VCH)が比較的低いレベル とされる範囲において第2の発振回路(43)の発振動 作を許容する。待機時には急速な昇圧動作を要しないか ら、前記第1の発振回路(44)はその発振周波数が発 振回路(43)よりも低くされている。第1のレベルセ ンス回路(46)は昇圧電圧(VCH)が必要充分な電 位に達したことを検出する回路であり、昇圧電圧(VC H) が必要充分なレベルにされるまでの範囲において第 1の発振回路(44)の発振動作を許容する。

【0018】昇圧回路(5)は、メモリセルトランジスタとセレクトトランジスタの制御ゲート電圧を電源電圧よりも高くすることによって、メモリセルトランジスタとセレクトトランジスタのコンダクタンスを大きくして、それらを介してビット線に流れる電流を多くしようとするものであるから、必要なメモリセル電流を確保するための最低の昇圧動作だけを行って、無駄な昇圧動作による電力消費の増大を抑えるようにされている。即ち、最低限の昇圧電位を保証しつつ、昇圧レベルが高くなり過ぎないようにされている。その制御は、マスクROMの様な半導体記憶装置の動作状態に応じて行うようにされているので、昇圧動作の制御を簡素化することができる。

【0019】前述のように、待機状態から動作状態へ遷移するときにも必要な昇圧電位を保証するために、第1の発振回路(44)は殆ど動作されることになる。このとき、低消費電力を企図するパワーダウンモードを採用する場合、それに答えるために、パワーダウンモード時に前記第1及び第2のレベルセンス回路は、その出力を夫々に対応される発振回路の発振動作を停止させる状態に強制するように構成するとよい。

40 【0020】〔2〕第2には、バーストリードのためのページ選択回路の前段で、不良ビットのデータを救済データへ置き換えるものである。すなわち、図1に例示されるように、多数の不揮発性のメモリセルトランジスタが配置されたメモリアレイ(2)と、メモリアレイから読出されて選択された複数ビットの並列データを増幅するセンスアンプ回路(18)と、所定のアドレス信号を用いて外部への出力ビット数単位で前記センスアンプ回路の出力を選択するページ選択回路(22)とを備え、前記ページ選択回路の選択状態の切り換えによってデータを外部に連続的に出力可能にされた光道体記憶装置に

おいて、前記メモリアレイに含まれる不良ビットを救済 するための救済位置及び救済データがプログラムされた 救済回路(19)と、前記メモリアレイに対するアクセ スアドレスが被救済アドレスであるとき、センスアンプ の出力に対し前記救済回路が保有する救済位置情報(2 07)で指定されるビットを前記教済データ(210) に置き換えて前記ページ選択回路(22)に出力する置 き換え回路(20)を設けるものである。このように、 救済回路(19)は、ページ選択回路(22)の前段で 救済データへの置き換え可能に配置されている。したが って、特定のアドレス信号(A0~A2)を変化さて行 われるバースト読み出しにおいて救済回路(19)の動 作状態を変化させることを要しない。換言すれば、救済 回路の動作時間はバーストアクセス時間に影響を与えな い。これにより、バースト読出し動作速度は、読み出し 対象データが救済されるべきビットを含んでいるか否か によらず一定とされ、バースト読み出し動作の高速化に

【0021】〔3〕第3には、NOR型メモリアレイにおけるビット線及びソース線のプリチャージ形式の点でセンスアンプによる検出動作の高速化を達成する。

【0022】先ず、図11に例示されるように、半導体 記憶装置は、相互に隣接するメモリセルトランジスタの ソースとドレインとが接続されて直列形態に配置された 多数のメモリセル行を含むNOR型のメモリアレイを有 し、不揮発性のメモリセルトランジスタ(QM)のソー スが接続されるソース線(SL1)とそのメモリセルト ランジスタのドレインが接続されるビット線 (BL1) を選択し、選択したソース線を接地電位(V s s)に、 選択したビット線をセンスアンプ(180)に接続し て、センスアンプからビット線に電流が引き込まれるか 否かによって読み出しデータを判定する。ここで、前記 センスアンプ(180)は、入力ノード(Nin)のレ ベルを負帰還制御する電流制御用トランジスタ(Q1 7) のコンダクタンスの増大によって入力ノードからビ ット線への電流引き込みを検出する検出段回路(01 4, Q15, Q16, Q17) を有する。この検出段回 路と等価な回路(Q24, Q25, Q26, Q27) に よって定常的に形成される電圧(340)を受け、これ を制御電圧とする負荷トランジスタ(OL2)を介し て、非選択とされるビット線をプリチャージするビット 線プリチャージ回路(30)と、前記検出段回路と等価 な回路(Q34, Q35, Q36, Q37) によって定 常的に形成される電圧(330)を受け、これを制御電 圧とする負荷トランジスタ(QL1)を介して、非選択 とされるソース線をプリチャージするソース線プリチャ ージ回路(31)とを設ける。

【0023】非選択ビット線のプリチャージレベルは、センスアンプ(180)の検出段回路と等価な回路によって制御されるので、非選和ビット線レ非選和ソーフ線

ናስ

のプリチャージレベルは、センスアンプが必要とするプリチャージレベルに精度良く合わせることが容易である。それ故に、非選択状態から選択状態に転じたビット線のプリチャージレベルは、センスアンプが必要とするプリチャージレベルに精度良く合わせられている。これにより、センスアンプは選択ビット線を実質的にプリチャージする事を要せず、速やかに検出動作に移行することができるので、センスアンプの動作を高速化することができる。しかも、選択ビット線から、非選択ビット線又は非選択ソース線に不所望な電流が流れることによってセンスアンプが誤検出したり検出動作が遅れたりする事態を防止することが出来る。

【0024】上記ビット線プリチャージに対する別の観 点に立った手段によれば、半導体記憶装置は、図11に 例示されるように、X方向に延在するワード線(W1~ W32)毎に不揮発性のメモリセルトランジスタ(O M) が当該ワード線に選択端子を結合して直列接続さ れ、前記メモリセルトランジスタの前記直列接続点がY 方向毎にサブビット線(SB1~SB4)に結合され、 複数本のサブビット線毎に割り当てられたビット線を何 れのサブビット線にそして当該サブビット線に隣接する サブビット線を何れのソース線に接続するかを選択する ための複数個のセレクトトランジスタが複数本のサブビ ット線毎に設けられ、前記セレクトトランジスタを選択 するためのセレクト線が前記ワード線の選択と共に選択 されることにより、選択されたセレクトトランジスタを 介してビット線とセレクト線が隣接サブビット線に接続 されるメモリアレイ(2)を有する。そして、前記ビッ ト線を選択するビット線選択回路(12)と、ビット線 選択回路で選択されたビット線と対を成すソース線を接 地電位に接続するソース線選択回路と(14)、前記ビ ット線選択回路で選択されたビット線に電流が流れ込む 状態を検出するセンスアンプ(180)とを備える。こ のような構成を主体に、更に、前記ビット線選択回路 (12) によって非選択とされるビット線をプリチャー ジするビット線プリチャージ回路(30)と、前記ソー ス線選択回路(14)によって非選択とされるソース線 をプリチャージするソース線プリチャージ回路(31) とを備える。この観点によれば、非選択ビット線と非選 40 択ソース線はセンスアンプを介さずプリチャージ回路に より直接プリチャージされるので、センスアンプ(18 0)は、非選択状態から選択状態に転じたビット線を積 極的にプリチャージすることを要せず、速やかに検出動 作に移行することができるので、センスアンプの動作を 髙速化することができる。

【0025】さらに、そのプリチャージレベルを、センスアンプが必要とするプリチャージレベルに精度よく合わせるという観点を付加する場合、前記センスアンプ(180)は、入力ノード(Nin)のレベルを負帰還

制御する雷海制御田トニンジフタ(N17)のコンダケ

タンスの増大によって入力ノードからビット線への電流 引き込みを検出する検出段回路(Q14,Q15,Q1 6, Q17) を有し、前記メモリアレイの1対のソース 線とビット線に係る等価な回路構成を有するダミーメモ リアレイ(32)と、前記検出段回路と等価な回路(Q 34, Q35, Q36, Q37) を有し、これによって ダミーメモリアレイに含まれるダミーソース線(DS L)をプリチャージするダミーソース線プリチャージ回 路(33)と、前記検出段回路と等価な回路(Q24, Q25, Q26, Q27) を有し、これによってダミー メモリアレイに含まれるダミービット線(DBL)をプ リチャージするダミービット線プリチャージ回路(3 4)とを設ける。そして、前記ソース線プリチャージ回 路(31)は、ダミーソース線プリチャージ回路(3 3) に含まれる前記検出段回路と等価な回路が有する電 流制御用トランジスタ(Q37)の制御電圧(330) を、プリチャージレベルを決定するためのバイアス電圧 として受ける負荷トランジスタ (QL1) を有する。前 記ビット線プリチャージ回路(30)は、ダミービット 線プリチャージ回路 (34) に含まれる前記検出段回路 と等価な回路が有する電流制御用トランジスタ(〇2 7) の制御電圧 (3 4 0) を、プリチャージレベルを決 定するためのバイアス電圧として受ける負荷トランジス タ(QL2)を有する。これによれば、センスアンプ (180) の検出段回路(Q14~Q17) と実質的に 等しいプリチャージ特性を持つダミープリチャージ回路 (33.34)と、メモリアレイの基本的な回路構成と 等価なダミーメモリアレイ(32)を有し、ダミービッ ト線(DBL)とダミーソース線(DSL)を定常的に ダミープリチャージ回路(33,34)でプリチャージ 30 するときに得られる電圧(330、340)を用いて、 そのダミープリチャージにて得られるプリチャージレベ ルと等価的なプリチャージレベルを非選択ソース線及び 非選択ビット線に形成するから、非選択ビット線と非選 択ソース線とのプリチャージレベルはセンスアンプ(1 80) の必要とするプリチャージレベルと精度良く合わ せられ、これを言い換えれば、非選択ビット線が選択さ れたときの当該選択ビット線のレベルもセンスアンプ (180) の必要とするプリチャージレベルに精度良く 合わせられる。これによって、センスアンプ(180) の高速動作を保証できると共に、読み出しデータのセン スアンプによる誤検出防止を高い精度をもって実現でき る。さらに、プリチャージのためのバイアス信号(33 0,340) は実際の回路と等価な回路(32,33, 34)を介して形成されるから、プロセスばらつきの影

【0026】ダミープリチャージ回路(33,34)は 待機状態と動作状態の別なく制御電圧(330,34) 0)を形成することがプリチャージ動作の信頼性の上で 切まれた。このレギー低池典報力な今回するパローが内

響も受け難い。

ンモードを採用する場合、それに答えるために、前記パワーダウンモードにおいて、前記ダミープリチャージ回路(33,34)は、前記検出段回路と等価な回路の直流電流経路をカットオフするトランジスタ(Q28、Q38)と、前記ビット線プリチャージ回路(30)及びソース線プリチャージ回路(31)に含まれる負荷トランジスタ(QL1,QL2)をカットオフ制御するトラ

ンジスタ(029,039)とを含むとよい。

#### [0027]

#### 【発明の実施の形態】

《マスクROMの概要》 図1には本発明の一実施例に係るマスクROMの全体的なブロック図が示される。先ず、本実施例のマスクROMを概説する。本実施例のマスクROMは、特に制限されないが、公知のMOS半導体集積回路製造技術によって単結晶シリコン基板のような1個の半導体基板に形成されている。この明細書で参照する図面において、pチャネル型MOSトランジスタの回路記号にはそのソースに矢印を付してnチャネル型MOSトランジスタと区別している。

【0028】本実施例のマスクROMは、NOR型マスクROMであり、フラットセル型メモリアレイ2を有する。特に制限されないが、メモリアレイ2は、8個のメモリマットMMATを有し、夫々のメモリマットMMATは64個のメモリブロックMBLKを有する。図2には1個のメモリブロックMBLKの構成が例示され、図3には1個のメモリマットMMATの全体的な構成が例示されている。

【0029】先ず、メモリブロックMBLKの基本的な 構成を図2を参照しながら説明する。 特に制限されない が、メモリブロックMBLKは256本のビット線(B L1~BL256)、257本のソース線(SL1~S L257)、32本のワード線(W1~W32)を有す る。図2には代表的にビット線BL1, BL2、ソース 線 S L 1, S L 2, S L 3、ワード線 W 1, W 2, W 3 1, W32が示されている。この例に従えば、各ワード 線に沿って1024個のメモリセルトランジスタQMの 直列回路が配置され、それぞれのゲートは対応するワー ド線に、ドレイン・ソースはビット線方向に並設された 32個のメモリセルトランジスタQM毎にサブビット線 SB1~SB4に結合される。例えばソース線SL1と ビット線BL1に着目すると、サブビット線SB1はセ レクトMOSトランジスタOss1を介してソース線S L1に、サブビット線SB3はセレクトMOSトランジ スタQss2を介してソース線SL1に、サブビット線 SB2はセレクトMOSトランジスタOds2を介して ビット線BL1に、サブビット線SB4はセレクトMO SトランジスタQds2を介してビット線BL1に結合 される。その他のビット線及びソース線に関しても上記 同様に4本のサブビット線SB1~SB4との結合関係 が細り汚せわすいス モトのわしみ LMへら Lfivijフ

(8)

タQsslはセレクト線SSIによってスイッチ制御され、夫々のセレクトMOSトランジスタQss2はセレクト線SS2によってスイッチ制御され、夫々のセレクトMOSトランジスタQds1はセレクト線DSIによってスイッチ制御され、夫々のセレクトMOSトランジスタQds2はセレクト線DS2によってスイッチ制御される。

13

【0030】特に制限されないが、前記サブビット線SB1~SB4はメモリセルトランジスタQMの拡散層によって構成され、前記ビット線BL1~BL265及びソース線SL1~SL257はアルミニウム配線によって形成され、ワード線W1~W32及びセレクト線DS1,DS2,SS1,SS2はシリサイドによって構成されている。

【0031】前記メモリセルトランジスタQMは所謂イオン注入プログラム方式によって情報を記憶し、ハイレベルのようなワード線選択レベルをゲートに受けることによってオン状態にされ得る閾値電圧を有する状態、又は、ハイレベルのようなワード線選択レベルをゲートに受けてもオフ状態を維持する比較的高い閾値電圧を有する状態の何れかの状態にされている。

【0032】上記メモリブロックMBLKにおけるメモ リセルトランジスタ〇Mからのデータ読み出しは、セレ クトMOSトランジスタQds1,Qds2の選択動作 によって1本のビット線に接続する1本のサブビット線 を選択し、選択させるべきサブビットに隣接するもう1 本のサブビット線をセレクトMOSトランジスタQss 1, Qss2の選択動作によって1本のソース線に接続 する動作と、1本のワード線の選択動作とによって行わ れる。例えばビット線BL1に着目した場合、サブビッ ト線SB1とSB2の間に配置されたメモリセルトラン ジスタQMのデータ読み出しは、セレクトMOSトラン ジスタQds1,Qss1を選択して(オン状態にし て)ビット線BL1とソース線SL1との間に電流経路 が形成されるか否かによって行う。サブビット線SB2 とSB3の間に配置されたメモリセルトランジスタOM のデータ読み出しは、セレクトMOSトランジスタQd s 1, Q s s 2を選択してビット線 B L 1 とソース線 S L1との間に電流経路が形成されるか否かによって行 う。同様に、サブビット線SB3とSB4の間に配置さ 40 れたメモリセルトランジスタQMのデータ読み出しは、 セレクトMOSトランジスタQds2,Qss2を選択 してビット線BL1とソース線SL1との間に電流経路 が形成されるか否かによって行いう。サブビット線SB 4とSB1の間に配置されたメモリセルトランジスタQ Mのデータ読み出しは、セレクトMOSトランジスタQ ds2,Qss1を選択してビット線BL1とソース線 SL2との間に電流経路が形成されるか否かによって行

『ロロウッ』 回りにデオわるドネに 未宝飾刷でけ 1

個のメモリマットMMATは64個のメモリブロックMBLKを含む。個々のメモリブロックMBLKのビット線及びソース線は64個のメモリブロックMBLK相互間で共通化若しくは共通接続されている。

【0034】図1及び図3において3で示されるもの は、前記メモリブロックMBLKのワード線W1~W3 2を駆動するためのワードドライバ、4は前記メモリブ ロックMBLKのセレクト線DS1, DS2, SS1, SS2を駆動するためのセレクト線ドライバである。ワ ードドライバ3及びセレクト線ドライバ4が出力する信 号の選択レベルは昇圧回路5から供給される。この昇圧 回路5についての詳細は後で説明するが、その昇圧動作 にはアドレス変化検出回路7から出力されるアドレス変 化検出パルス ø A T D などが利用される。アドレス変化 検出回路7は、アドレス信号A0~A19の変化を検出 する毎に、アドレス変化検出パルスφATDをパルス状 に1回変化させる。アドレス変化検出パルスφATD は、その他に、マスクROMの内部をダイナミックに動 作させるためのタイミング信号の生成にも利用される。 【0035】前記ワードドイバ3はワード線Xデコーダ 6から出力されるデコード信号を受け、選択レベルのデ コード信号に対応されるワード線を選択レベルに駆動す る。特に制限されないが、本実施例に従えば、図1に示 されるように、ワード線Xデコーダ6は、8ビットのア ドレス信号A12~A19に対応される内部相補アドレ ス信号をアドレスバッファ8から受け、これをデコード し、図3に示される64個のメモリブロックMBLK ((#1)~(#64)の中の8個のメモリブロックを 選択し、選択した各メモリブロックの中のワード線W1 ~W32の中から何れか1本を選択するためのデコード 信号を形成する。即ち、アドレス信号A12~A14 は、図3の64個のメモリブロックMBLKの8個づつ の単位MBLK(#1)~MBLK(#8)、…、MB LK(#57)~MBLK(#64)の中から何れか一 つの単位(8個のメモリブロックMBLK)を選択する 信号とみなされる。アドレス信号A15~A19は、一 つのメモリブロックMBLKにおけるワード線W1~W 32の中から何れか1本を選択する信号とみなされる。 したがって、それによるデコード信号は、メモリブロッ クMBLKの8個づつの単位MBLK(#1)~MBL K (#8), ..., MBLK (#57) ~MBLK (#6 4) 毎に32本とされる。ワード線Xデコーダ6から出 力される全部で32×8本のデコード信号を受けるワー ドドライバ3は、図3に示されるように、8個のメモリ ブロックMBLK毎に設けられた32個のドライバWD 101~WD132、…、WD801~WD832に供 給される。即ち、1個のドライバは8本のワード線の駆 動に用いられる。例えば、ドライバWD101は8個の メモリブロックMBLKの夫々に含まれるワード線W1

の駆動に利用される したがって ロード娘選却動作で

50

は、1個のメモリマットMMATに含まれる64個のメモリプロックMBLKの中の8個のメモリプロックMBLKの中の8個のメモリプロックMBLKの夫々において1本のワード線が選択レベルに駆動される。

【0036】図1に示されるように、前記セレクト線ド ライバ4はセレクト線Xデコーダ10から出力されるデ コード信号を受ける。セレクト線Xデコーダ10は、1 個のメモリマットMMATに含まれる64個のメモリブ ロックMBLKの中から1個のメモリブロックMBLK を指定し、指定したメモリブロックMBLKにおいて前 記サブビット線の4種類の選択可能状態の中から1種類 の状態を選択して、ワード線で選択されたメモリセルト ランジスタQMの中からビット線とソース線に接続させ るメモリセルトランジスタQMを選択する。特に制限さ れないが、本実施例に従えば、図1に示されるように、 セレクト線Xデコーダ10は、8ビットのアドレス信号 A7~A14に対応される内部相補アドレス信号をアド レスバッファ8から受け、これをデコードして、各メモ リブロックMBLK毎に固有の4本のデコード信号(合 計256本のデコード信号)を形成する。図3に示され 20 るようにセレクト線ドライバ4は、デコード信号の夫々 に固有の256個のドライバDW112, DW111, SW112. SW111~ ドライバDW882. DW8 81、SW882、SW881を有する。合計256本 のデコード信号は、8ビットのアドレス信号A7~A1 4に応じて、64個のメモリブロックMBLKの中の一 つのメモリブロックMBLKのセレクト線DS1又はD S2とセレクト線SS1又はSS2の合計2本を選択す るように変化される。

【0037】上記ワード線とセレクト線の選択動作により、1個のメモリマットに含まれる64個のメモリプロックMBLKが指定され、指定されたメモリプロックMBLKが指定され、指定されたメモリブロックMBLKにおいて前記サブビット線の4種類の選択可能状態の中から1種類の状態が選択され、ワード線で選択されたメモリセルトランジスタQMが選択される。これによりビット線BL1~BL256には選択されたメモリセルトランジスタのプログラム状態に応じて、ソース線への電流経路が形成されたり形成されなかったりする。

【0038】本実施例に従えば、上記メモリマットMMAT、ワードドライバ3及びセレクト線ドライバ4は8組備えられており、並列的の8個のメモリマットMMATでワード線及びセレクト線の選択動作が行われる。ビット線選択回路12は、8個のメモリマットMMATの夫々において256本のビット線の中から16本のビット線を選択するスイッチ回路である。ビット線Yデコーダ13は、4ビットのアドレス信号A3~A6に対応さ

16 け、これをデコードしてビット線選択回路12によるビ ット線の選択動作を制御する。ソース線選択回路 1 4 は 8個のメモリマットMMATの夫々において257本の ソース線の中から16本のソース線を選択するスイッチ 回路である。ソース線Yデコーダ15は、4ビットのア ドレス信号A3~A6に対応される内部相補アドレス信 号をアドレスバッファ8から受け、これをデコードして ソース線選択回路14によるソース線の選択動作を制御 する。ソース線Yデコーダ15のデコード論理はビット 線 Y デコーダ 13のデコード 論理と同一では無いが、選 択されるビット線に接続可能なソース線を選択しなけれ ばならない。前述のようにセレクトMOSトランジスタ の選択状態如何では、右隣のソース線を選択しなければ ならない場合があるので、セレクト線 X デコーダ 10 に よる選択状態を考慮するために、特に制限はされない が、A7~A14の内の特定の2ビット(セレクト線S D 1 又はS Dの何れを選択するのか、そしてセレクト線 SS1又はSSの何れを選択するのかを指示するものと みなされる2ビット) に対応される内部相補アドレス信 号がソース線 Y デコーダ 15 にも供給されている。図 1 において、ソース線Yデコーダ15への前記2ビットの 供給状態は図示が省略されている。

【0039】前記ビット線選択回路12は8個のメモリマットMMATに対して全部で128本のビット線を選択し、ソース線選択回路14はそれに対応される128本のソース線を8個のメモリマットMMATから選択する。前記各メモリマットのビット線にはビット線プリチャージ回路30が設けられ、ビット線選択回路12で非選択とされるビット線をプリチャージする。同様に、前記各メモリマットのソース線にはソース線プリチャージ回路31が設けられ、ソース線選択回路14で非選択とされるソース線をプリチャージする。その詳細については前記プリチャージ回路30、31と共に後述するが、ビット線プリチャージ回路30及びソース線プリチャージ回路31によるプリチャージレベルを決定するために、ダミーメモリアレイ32及びダミープリチャージ回路33、34が設けられている。

【0040】前記ピット線選択回路12で選択されたビット線は個別的に共通データ線CD1~CD128は接続される。共通データ線CD1~CD128はセンスアンプ回路18は個々の共通データ線CD1~CD128に固有の電流検出型のセンスアンプを有する。センスアンプについては後で説明するが、ビット線からソース線に向けて電流が流れるとき、その電流変化を検出する。センスアンプによる電流変化の有無の検出結果がメモリセルからのデータ読出し結果として後段に出力される。センスアンプ回路18の出力は、マルチプレクサ20は、後述す回路22に与えられる。マルチプレクサ20は、後述するの話を回路100にで表演される。マルチプレクサ20は、後述するの話を回路100にで表演される。マルチプレクサ20は、後述するの話を回路100にで表演される。

化する。この状態を完全スタンバイ状態若しくはパワー ダウンモードと称する。それ以外の状態では昇圧回路 5 及びダミープリチャージ回路33,34は活性化されて いる。換言すれば、スタンバイ状態において前記昇圧回 路5及びダミープリチャージ回路33,34は動作可能 にされ、次のメモリアクセス動作のために望ましい状態

18

を内部で保つことが出来るようになっている。パワーダ ウンモードは低消費電力を最優先とする場合に設定され る動作モードである。 【0043】《ワード線及びセレクト線の昇圧》 10

状態にすべきメモリセルトランジスタのコンダクタンス を充分に大きくするためにはワード選択レベルを昇圧す る事が、読み出し動作の高速化に都合がよい。このと き、上記マスクROMは図2に基づいて説明したよう に、サブビット線SB1~SB4の中から1本のサブビ ット線をセレクトMOSトランジスタOdsl. Ods 2, Qss1, Qss2で選択してソース線とビット線 に接続する。例えば図2において、サブビット線SB1 をビット線BL1とソース線SL1に接続するにはセレ 20 クトMOSトランジスタQds1,Qss1をオン状態 に選択し、これによってドレインがビット線BL1に、 ソースがソース線SL1に接続された1列32個のメモ リセルトランジスタQMの中から一つがワード線で選択 される。したがって、ビット線からソース線への電流経 路には、ワード線によって選択されたメモリセルトラン ジスタと、セレクト線によって選択された2個のセレク トMOSトランジスタが介在されることになる。これら の3個のトランジスタはメモリアレイの構成上、実質的 に同一のサイズとされている。すなわち、セレクトMO Shourday Qds1, Qds2, Qss1, Qss 2はメモリセルトランジスタQMと実質的に同一サイズ のトランジスタで形成されている。トランジスタの集積 度若しくは記憶密度を向上させるためである。このため メモリセルトランジスタQMを選択するワード線の選択 レベルのみを昇圧しても、センスアンプで検出できる電 流変化を増大させることは出来ない(読み出し動作の高 速化を実現できない)。セレクト用MOSトランジスタ の選択信号とあわせて3本の信号を昇圧する必要があ る。これを考慮して本実施例では、ワード線W1~W3 40 2の選択レベルと共にセレクト線DS1, DS2, SS 1, SS2の選択レベルも、昇圧回路5で昇圧された昇 圧レベル(VCH)とする。ワード線選択レベルと共に

Vのような比較的低い電源電圧のマスクROMにおいて

【0042】図1において25はタイミングコントロー セレクト線選択レベルを電源電圧(Vdd)以上に昇圧 することにより、データ読み出し時にビット線に流れる 電流が大きくなり、換言すればビット線を介する電流変 化が速くなり、このことにより、センスアンプは電流変 化を即座に検出でき、データ読出し速度を高速化するこ とができる。特に、その効果は、動作電源電圧が3.3

は、センスアンプ回路18の出力データの一部を救済回 路19から出力される救済用データ210に置き換えて ページ選択回路22に与える。ページ選択回路22は、 マルチプレクサ20から出力される128ビットのデー タの中から16ビットを選択する回路である。ページデ コーダ23は、3ビットのアドレス信号A0~A2に対 応される内部相補アドレス信号をアドレスバッファ8か ら受け、これをデコードしてページ選択回路22による 出力データの選択動作を制御する。このようにメモリア レイ2からのデータ読み出しは128ビット単位で行わ れ、その内の16ビットが下位アドレスA0~A2で選 択されるので、ROMの連続的なアドレスを順次アクセ スする場合には、下位アドレスAO~A2の変化に同期

【0041】ページ選択回路22で選択された16ビッ トのデータはデータバッファ24を介してデータ端子D 0~D15に与えられる。

して、次のデータを即座にページ選択回路22から出力

することができる。即ち、ページ選択回路22を介して

バースト読み出しを行うことができ、連続アドレスから

のデータ読み出しを高速に行うことができる。

ラである。このタイミングコントローラ25は、特に制 限されないが、チップ選択信号/ CE (記号/はそれを 付した信号がローイネーブルの信号であることを意味す る)、出力イネーブル信号/´OE、パワーダウン信号/´ PWDを外部から入力し、それら信号のレベルに応じた 内部制御信号  $\phi$  O E  $, \phi$  C E  $, \phi$  P W D を、前記アドレ ス変化検出パルスφATDに同期して出力する。内部制 御信号 Φ O E , Φ C E , Φ P W D は活性化制御信号とさ れる。制御信号  $\phi$  O E はデータバッファ 2 4 の出力動作 を可能にするための信号であり、チップ選択状態(チッ プ選択信号/CE=ローレベル)において出力イネーブ ル状態(出力イネーブル信号/OE=ローレベル)にさ れることによってハイレベルとされ、これによってデー タバッファ24はデータ出力動作が可能にされる。デー タバッファ24はそれ以外の場合には高出力インピーダ ンス状態にされる。制御信号 ø C E は、特に制限されな いが、チップ選択状態に呼応してアドレスバッファ8、 デコーダ6, 10, 13, 15, 23を活性化する制御 信号である。動作電源が投入されているときにおけるチ ップ非選択状(チップ選択信号/CE=ハイレベル)で はそれらアドレスバッファ8、デコーダ6、10、1 3, 15, 23は非活性化され、この状態をスタンバイ 状態若しくはスタンバイモードと称する。制御信号
ø P WDは、特に制限されないが、前記昇圧回路5及びダミ ープリチャージ回路33,34の活性/非活性化を制御 **(チップ選択信号/CE=ハイレベル)で且つパワーダ** ウン信号/PWDがローレベルにされたときそれら昇圧 同数5Bバダミープロチャージ同数33 31を非活性

01において、出力信号線SW1が非選択レベル(ハイレベル)にされているとき、トランジスタQ3がオン状態にされ、これによってワード線W1は非選択レベルである接地電位Vssにされる。出力信号線SW1が選択レベル(ローレベル)にされているとき、トランジスタ

Q2, Q3がカットオフ状態にされ、これによってワード線W1には選択レベルとしての昇圧電位VCHが供給

下線WIには選択レベルとしての昇圧電位VCHかり される。

【0044】前述のように、読み出し動作では、各メモ リマットMMATにおいて、ソース線とビット線を相互 に共有する64個のメモリブロックMBLKの中から1 個のメモリブロックMBLKが指定され、指定された1 個のメモリブロックMBLKに含まれるサブビット線S B1~SB4の256ペアの各ペアにおいて1本のサブ ビット線がビット線に、そしてもう1本のサブビット線 がソース線に接続される。したがって、ワード線W1~ W32は各メモリブロックMBLK毎に1本のワード線 が駆動されることだけが必要であるから、複数のメモリ ブロックにおいてワード線選択動作が行われても差し支 えない。ワードドライバ3のドライバの数を低減してそ れによるチップ専有面積を低減するという観点において は、一つのドライバが駆動すべきワード線の本数を多く すること、即ち、同時に選択状態にすべきワード線の本 数を多くすることが望ましい。例えば、図3のドライバ WD101~WD132を64個のメモリプロックMB LKのワード線駆動に共用させる構成とすることも可能 である。しかしながら、ワードドライバの動作電流を低 滅するためには同時に選択レベルにされるワード線の数 を低減することが有効である。また昇圧回路5の負荷を 削減するためにも同時動作のワード線本数をむやみに増 やさないことが必要である。

【0045】本実施例では上記双方の観点をある程度満足させるために、図3に示されるように、個々のドライバWD101, …, WD832は1個当たり8本のワード線を同時に選択レベルに駆動するように設けられている。図4には、8個のメモリブロックMBLK(#1)~MBLK(#8)に対応されるドライバDW111, SW112, WD101が代表的に示されている。同図においてワード線Xデコーダ6及びセレクト線Xデコーダ10のデコード論理は渾然一体に示されている。これに示されるデコード論理は単なる一例である。

【0046】図4に代表的に示されるようにワード線のドライバとセレクト線のドライバは相互に同一の回路構成を有する。例えばドライバWD101は、ソースに昇圧電圧VCHを受ける2個のpチャネル型のMOSトランジスタQ1、Q2を有し、一方のトランジスタのドレインが他方のトランジスタのゲートに結合されている。前配MOSトランジスタQ1のドレインにはソースが接地電位Vssに接続されたnチャネル型MOSトランジスタQ3のドレインに結合され、当該トランジスタQ3のドレインに結合される。前記MOSトランジスタQ2のドレインは、ゲートが電源電圧Vddでバイアスされたnチャネル型MOSトランジスタQ4を介して前記出力信号線SW1に結合される。ドライバWD101の出力端子はMOSトランジスタQ1のドレインとされる。

【0047】図4に従えば、デコーダ6, 10の出力

【0048】《昇圧回路》 図5には前記昇圧回路5の ブロック図が示される。昇圧回路5は、3個のチャージ ポンプ回路40~42、2個の発振回路43,44、2 個のレベルセンス回路45、46及び比較的大きな蓄積 容量47を有する。蓄積容量47は、ワード線及びセレ クト線を充電するのに必要な電荷を蓄積するのに充分な 大きさの容量値を持つ。したがって、昇圧回路5はワー ド線及びセレクト線の充電で消費される電荷量を補充で きればよいが、待機状態からワード線及びセレクト線の 選択動作への遷移時のワード線及びセレクト線電位を保 証するために、待機状態において必要最小限の昇圧動作 を行うように、前記発振回路44とチャージポンプ回路 41が設けられている。メモリアクセス時にはワード線 及びセレクト線の充電により消費される電荷を補うため にアドレス変化検出パルス ø A T Dに同期して昇圧動作 を行うチャージポンプ回路42が設けられている。更 に、昇圧電位VCHが不足するときだけ昇圧動作を行う ために前記発振回路43とチャージポンプ回路40が設 けられている。レベルセンス回路45は昇圧電位VCH の不足(昇圧電位の低下)を検出する回路であり、昇圧 電圧VCHが比較的低いレベルとされる範囲において発 振回路43の発振動作を許容する。特に制限されない が、レベルセンス回路45は、昇圧電圧VCHが比較的 低いレベルとされる範囲において、レベル検出信号。1 owをハイレベルにする。待機時には急速な昇圧動作を 要しないから、前記発振回路44はその発振周波数が発 振回路43よりも低くされている。レベルセンス回路4 6は昇圧電圧VCHが必要充分な電位に達したことを検 出する回路であり、昇圧電圧VCHが必要充分なレベル にされるまでの範囲において発振回路44の発振動作を 許容する。特に制限されないが、レベルセンス回路46 は、昇圧電圧VCHが必要充分なレベルにされるまでの 範囲において、レベル検出信号φhighをハイレベル にする。マスクROMにおいて必要レベル以上の昇圧電 位は消費電力を増大させるのみである。前記レベルセン ス回路46の出力は更に、全てのチャージポンプ回路4 0~42による昇圧動作の停止制御に利用される。前記 レベルセンス回路46によって昇圧電圧が必要充分な電 位に達したことが検出されると、その検出出力(ローレ ベル出力)によって発振回路44の発振動作が停止さ れ、また、レベルセンス回路45が非活性化されて発振

同敗 4 2 の登掘動作が値止せれ 面に アンドゲート 4

22

8によってアドレス変化検出パルス φ A T D の変化が阻 止されてチャージポンプ回路42の動作が停止される。 【0049】次に昇圧回路5に含まれる各回路の具体例 を説明する。図6にはチャージポンプ回路40の一例が 示される。400はnチャネル型の転送ゲートMOSト ランジスタであり、そのソースには蓄積容量 4 7 が接続 され、ドレインは容量401を介して直列3段のインバ ータ402,403,404に結合される。容量401 は転送ゲートMOSトランジスタ400のドレインの電 位を昇圧するために設けられている。前記MOSトラン **ジスタ400のゲートは、 n チャネル型のスイッチMO** Sトランジスタ405を介して電源電圧Vddに結合さ れると共に、容量406を介してインバータ回路407 の出力に結合される。前記容量406は転送ゲートMO Sトランジスタ400のゲート電位を昇圧するために設 けられている。インバータ404と407の入力はナン ドゲート408の出力に結合される。前記スイッチMO Sトランジスタ405のゲートは容量409を介してノ アゲート410の出力に結合される。411は電源電圧 VddからMOSトランジスタ405のゲートへの方向 を順方向とするダイオード接続形式のnチャンネル型M OSトランジスタ(整流子トランジスタ)、412はM OSトランジスタ405のゲートから電源電圧Vddへ の方向を順方向とするダイオード接続形式のnチャンネ ル型MOSトランジスタ(整流子トランジスタ)であ る。これにより、MOSトランジスタ405のゲート は、電源電圧Vddに対してMOSトランジスタ412 の閾値電圧分高いレベルに保たれようとする。413 は、当該MOSトランジスタ405のゲート電位を受け て、MOSトランジスタ400のドレインを少なくとも 電源電圧に維持しようとするnチャネル型MOSトラン ジスタである。同様に414は、前記MOSトランジス タ405のゲート電位を受けて、MOSトランジスタ4 00のゲートを少なくとも電源電圧に維持しようとする nチャネル型MOSトランジスタである。

【0050】前記ノアゲート410の一方の入力には直列2段のインパータ回路416、417を介して発振回路43から出力されるパルス信号が供給され、他方の入力端子にはインバータ回路418,419と容量420から成る遅延回路を通してインバータ回路417の出力が供給される。ノアゲート410の出力はパルス信号の立ち上がり変化に対してはその出力が即座にローレベルに反転されるが、パルス信号の立ち下がり変化にハイアゲート410と同じ信号が2入力される。ナンドゲート408の出力はパルス信号の立ち上がり変化に対してその出力はパルス信号の立ち上がり変化に対してその出力は前記遅延回路による遅延時間を待った後にローレベルに変化され、パルス信号の立ち下がり変化に対して

スの山土は町市1-1-1-バル1-5和されて

【0051】以上の構成を有するチャージポンプ回路40は、入力パルス信号がハイレベルに変化されると、容量406を介してMOSトランジスタ400のゲートが昇圧されると共に、容量401を介してMOSトランジスタ400のドレイン側が昇圧され、それによって電荷が蓄積容量47に伝送される。入力パルス信号がローレベルに変化されると、それによってレベル低下されようとするMOSトランジスタ400のドレインとゲートにはMOSトランジスタ413、414を介して電源配圧Vddが供給されて、次の昇圧動作に備えることになる。このような動作が繰り返されることにより、蓄積容量47には昇圧電位が形成される。他の昇圧回路41,42も同様に構成されている。

【0052】図7には前記発振回路43に一例が示される。この発振回路43は、インバータ430とナンドゲート431が奇数段直列に接続された帰還回路を主体とするリングオシレータによって構成される。発振周波数は、抵抗432と容量433による時定数によって決定されている。ナンドゲート431にはレベルセンス信号 φ10 wが供給され、これがハイレベルにされているとき発振回路43は発振動作可能にされる。特に図示はしないが、発振回路44も基本的な回路構成は図7と同様である。但し、抵抗と容量による時定数は発振回路43よりも大きくされ、これによって発振周波数は比較的低くされている。

【0053】図8には前記レベル検出回路46の一例が示され、図9には前記レベル検出回路45の一例が示される。本実施例において、特に制限されないが、昇圧電位VCHの期待値電圧(目標電圧)は電源電圧Vddの1.5倍のレベルとされ、このときレベル検出回路45が検出するレベルは電源電圧Vddに関する動作保証電圧の最低レベルに対してある一定の電圧を加えた電圧とされる。例えばVdd=3.3Vのとき、レベル検出回路45の検出レベルは4.3Vとされる。レベル検出回路46が検出するレベルは例えばバーン・イン電圧の上限の電圧レベルとされる。

【0054】図8において、ゲート・ドレイン間が結合された p チャネル型MOSトランジスタ460,464と抵抗462,463とが直列接続された抵抗分圧回路は V d d / 2の電圧を参照電位として形成する回路であり、 p チャンネル型のパワースイッチMOSトランジスタ460と n チャネル型のパワースイッチMOSトランジスタ465によってその抵抗分圧回路に流れる電流をカットオフ出来るようになっている。 p チャネル型MOSトランジスタ467と n チャネル型MOSトランジスタ467と n チャネル型MOSトランジスタ469は、昇圧電位 V C H と接地電

CO はいってレの胆に和器されて松山的同敗を堪成する

24

の検出段回路は、Vdd/2を入力に受けるCMOSインバータ回の出力がローレベルからハイレベルに反転するときの昇圧電位VCHのレベルを検出すべきレベルとするように、MOSトランジスタ466の直列段数が決定されている。この検出段回路によれば、昇圧回路5によって得られる昇圧電圧VCHが必要充分なレベルに到達したとき、CMOSインバータ回路(467,468)の出力がハイレベルに反転される。CMOSインバータ回路(467,468)の出力はナンドゲートによって構成されたラッチ回路などを経て、レベル検出信号φhighとして後段に伝達される。レベル検出信号φhighは、昇圧電圧VCHが必要充分なレベルに到達したとき、ローレベルに反転される。

【0055】前記パワースイッチMOSトランジスタ4 60, 465, 469はパワーダウン信号 ø PWDによ って制御され、それがハイレベルにされるパワーダウン モードにおいてそれらパワースイッチMOSトランジス タ460、465、469はカット・オフ状態にされ、 これによって電源電圧Vdd,昇圧電位VCHから接地 電位Vssへの貫通電流経路が遮断される。 pチャネル 型のプルアップMOSトランジスタ470は、パワーダ ウンモードにおいて CMOSインバータ回路(467, 468)の出力をハイレベルに強制する素子であり、こ れによってレベル検出信号øhighがローレベルにさ れることにより、パワーダウンモードにおいて発振回路 回路44の発振動作が停止され、更にチャージポンプ回 路41の昇圧動作も阻止され、また、後述のようにレベ ルセンス回路45を介して発振回路43の動作も停止さ れる。

【0056】図9に示されるレベルセンス回路45は、 基本的な回路構成は前記レベル検出回路46と同じであ るが、検出段回路を構成するMOSトランジスタ466 の直列段数が図8の構成に比べて少なくされ、また、パ ワースイッチMOSトランジスタ460, 465, 46 7及びプルアップMOSトランジスタ470に対するス イッチ制御信号として前記レベル検出信号φhighが 供給されている点においてレベル検出回路46と相違さ れている。MOSトランジスタ467、468を含む検 出段回路は、Vdd/2を入力に受けるCMOSインバー ータ回路(467, 468)の出力がローレベルからハ 40 イレベルに反転するときの昇圧電位VCHのレベルを検 出すべきレベルとするように、MOSトランジスタ46 6の直列段数が決定されている。この検出段回路によれ ば、昇圧回路5によって得られる昇圧電圧VCHが必要 最低限のレベルに到達したとき、CMOSインバータ回 路(467、468)の出力がハイレベルに反転され る。CMOSインバータ回路(467,468)の出力 はナンドゲートによって構成されたラッチ回路などを経 て、レベル検出信号φlowとして後段に伝達される。

しべ 正松山 屋口 ましょいは 一見 圧弱 圧り ひけれ 込 亜 単体

限のレベルに到達したとき、ローレベルに反転される。 昇圧回路5によって得られる昇圧電圧VCHがワード線など対する充電動作によって低くなり過ぎたとき、レベル検出信号φlowがハイレベルにされると、それによって発振回路43が発振されて、チャージポンプ回路40が不足した電位を即座に補うための昇圧動作を開始する。この動作は昇圧電圧VCHに必要最低限のレベルが得られるまでとされ、その後の昇圧動作はチャージポンプ回路41に委ねられる。

【0057】前記レベル検出信号φhighがローレベルにされたときは、前述と同様にパワースイッチMOSトランジスタ460、465、469はカット・オフ状態にされ、これによって電源電圧Vdd、昇圧電位VCHから接地電位Vssへの貫通電流経路が遮断される。また、プルアップMOSトランジスタ470の作用によってレベル検出信号φlowがローレベルにされることにより、発振回路43の発振動作が停止される。

【0058】このように、チャージポンプ回路5は、電 源が投入されると、レベル検出信号のhigh、olo wは共にハイレベルにされる結果、チャージポンプ回路 40、41による昇圧動作が開始される。昇圧電圧VC Hは最低限必要なレベルに到達すると、レベル検出信号 φ lowがローレベルに変化されて、発振回路 43の発 振動作43が停止される。その後、昇圧電圧VCHがレ ベルセンス回路46で検出される上限レベルを越えない ように、発振回路44の発振動作がレベルセンス回路4 6で制御される。メモリアクセス時におけるワード線及 びセレクト線選択動作によって低下された昇圧電位は、 アドレス変化検出パルス φ A T D に同期するチャージポ ンプ回路42の昇圧動作によって一義的に補われる。こ の昇圧動作によっても補償しきれないほどの昇圧レベル の低下がレベルセンス回路45で検出されると、それに 加えて、ハイレベルのレベル検出信号φlowにて発振 回路43が発振されてチャージポンプ回路40による急 速な昇圧動作が開始される。その動作は昇圧電圧VCH が最低限必要なレベルに到達するまでとされる。

【0059】以上のように、マスクROMにおける昇圧回路5は、メモリセルトランジスタQMとセレクトMOSトランジスタのゲート電圧を上げることによって、メモリセルトランジスタQMを介してビット線に流れる電流(以下単にメモリセル電流とも記す)を多くしようとするものであるから、必要なメモリセル電流を確保するための最低の昇圧動作だけを行って、無駄な昇圧動作による電力消費の増大を抑えるようにされている。即ち、最低限の昇圧電位を保証しつつ、昇圧レベルが高くなり過ぎないようにされている。その制御は、マスクROMの動作状態に応じて行うようにしているので、昇圧動作の制御を簡素化することができる。

【0060】《救済回路》 図10には前記救済回路1

10

のメモリアレイ190A, 190B、センスアンプ回路 10から出力される128ビットのデータの救済位置を示すためのデータを格納するメモリアレイ191、及び 救済ビットデータを格納するメモリアレイ192を有する。夫々のメモリアレイは、紫外線消去可能なEPRO M構成用のFAMOSのようなメモリセルトランジスタ がマトリクス配置され、各メモリアレイにおけるメモリセルトランジスタは、特に制限されないが、そのコントロールゲートがワード線に、ドレインがビット線に、ソースが接地電位に結合されている。

【0061】前記アドレス比較用のメモリアレイ190 A、190Bはそれぞれ、特に制限されないが、12本 のワード線193A, 193Bと8本のビット線194 A, 194Bを有する。ビット線193A, 193Bは 一方において書込み回路195の出力端子に結合され、 他方においてセンスアンプ回路196の入力端子に結合 される。197はワードドライバである。ワードドライ バ197には12ビットのアドレス信号A3~A14が 供給される。ワードドライバ197はアドレス信号A3 ~A14と1対1対応で、その論理値に従ってワード線 193Aを駆動し、且つその論理値の反転論理値に従っ てワード線193Bを駆動する。ワードドライバ197 の動作電源は書込み動作時(救済情報のプログラム時) は書き込み用高電圧Vpp、読み出し動作時(メモリア レイ2に対する読み出し動作時) は電源電圧 (Vdd) とされる。書込みデータはデータ端子D15からシリア ルに供給される。当該端子D15の入力モードは書込み 制御信号/WEのローレベルによって指示され、書込み データのシリアル入力は/WEの変化に同期して行われ る。一つの救済すべきアドレスのプログラムにおいて、 メモリアレイ193Aの1本のビット線とメモリアレイ 193Bにおいてそれと対を成す1本のビット線に書込 みデータが与えられる。換言すれば、一つの救済アドレ スのプログラムには各メモリアレイ193A, 193B でそれぞれ1本のビット線が用いられる。例えば、救済 すべきアドレスがA3, A19=1、A4~A13=0 とするならば、メモリアレイ190Aではワード線19 3 Aの内、A3, A19に対応されるワード線にコント ロールゲートが結合されたメモリセルが書き込み状態 (相対的に高い閾値電圧)にされ、メモリアレイ190 Bではワード線193Bの内、A4~A18に対応され

(相対的に高い閾値電圧)にされ、メモリアレイ190 Bではワード線193Bの内、A4~A18に対応されるワード線にコントロールゲートが結合されたメモリセルが書き込み状態(相対的に高い閾値電圧)にされる。読み出し動作において、そのようにプログラムされたアドレスと同一のアドレスが供給されると、2面のメモリアレイ190A,190Bにおける2本のビット線ペアが揃って電流変化を生じないのは、そのアドレスがプログラムされた2本のビット線ペアとされる。センスアンプ回路196は2本のビット線ペアが揃って電流変化を

る。センスアンプ回路196についてはその詳細を図示はしないが、各ビット線毎にセンスアンプを有し、前記ビット線ペアに対応される1対のセンスアンプの出力に対して論理積を採った値がセンスアンプ回路196の対応ビットの出力にされると理解されたい。センスアンプ回路196の出力205は8ビットとされる。198はオアゲートであり、前記センスアンプ回路196の8ビット出力205に対して論理和を採った信号199を形成する。

【0062】前記メモリアレイ191は8本のワード線 200と7本のビット線201を有する。ビット線20 1は一方において書込み回路202の出力端子に結合さ れ、他方においてセンスアンプ回路203の入力端子に 結合される。204はワードドライバである。ワードド ライバ204には前記センスアンプ回路196から出力 される8ビットの信号205が供給される。ワードドラ イバ204はそれに供給される8ビットの信号の内、論 理値"1"にされている信号に対応されるワード線を選 択レベルに駆動する。換言すれば、前記8ビットの信号 205はメモリアレイ191にとってワード線200の 選択信号とみなすことが出来る。ワードドライバ204 の動作電源は書込み動作時(救済情報のプログラム時) は書き込み用高電圧Vpp、読み出し動作時(メモリア レイ2に対する読み出し動作時)は電源電圧 V d d とさ れる。曹込みデータはデータ端子D15からシリアルに 供給される。当該端子D15の入力モードは書込み制御 信号/WEのローレベルによって指示され、書込みデー タのシリアル入力は/WEの変化に同期して行われる。 **書込み回路202は予め7ビットのデータをシリアル入** 力する。そして、データの書込みは1本のワード線に対 して7ビット並列的に行われる。この書込みデータは、 前記センスアンプ回路18の128ビットの出力に対す るビット位置を7ビットのデータで特定するための情報 とされる。センスアンプ回路203はメモリアレイ19 1からの読み出しデータを検出して増幅する。206は センスアンプ回路203の7ビット出力をデコードする デコーダである。このデコーダ206は前記信号199 が論理値"1"にされることによって、換言すれば、メ モリアレイ2に対するアクセスアドレスが、前記メモリ アレイ190A, 190Bにプログラムされた救済され るべきアドレスに一致したとき、活性化される。デコー ダ206のデコード出力207は、それが非活性状態に されているときは全て非選択レベルにされ、活性状態で は128本のデコード出力207の内、1本が選択レベ ルにされる。128本のデコード信号207は前記マル チプレクサ20に供給される。128本のデコード信号 207は、センスアンプ回路18からの128ビットの データと1対1対応され、マルチプレクサ20は、選択 レベルのデコード信号に対応される1ビットのデータを 表は川 とっょうで困れ事にて ~ ご見古りをうった

供給する。

【0063】前記メモリアレイ192は8本のワード線 211と32本のビット線212を有する。ビット線2 12は一方において書込み回路213の出力端子に結合 され、他方においてはビット線選択回路214に結合さ れる。215はワードドライバである。ワードドライバ 215には前記センスアンプ回路196から出力される 8ビットの信号205が供給される。ワードドライバ2 15はそれに供給される8ビットの信号の内、論理値" 1"にされている信号に対応されるワード線を選択レベ 10 ルに駆動する。換言すれば、前記8ビットの信号205 はメモリアレイ192にとってワード線211の選択信 号とみなすことが出来る。ワードドライバ215の動作 電源は書込み動作時(救済情報のプログラム時)は書き 込み用高電圧 V p p 、読み出し動作時 (メモリアレイ2) に対する読み出し動作時) は電源電圧 V d d とされる。 書込みデータはデータ端子D15からシリアルに供給さ れる。当該端子D15の入力モードは書込み制御信号。 WEのローレベルによって指示され、書込みデータのシ リアル入力は、WEの変化に同期して行われる。書込み 回路213は予め32ビットのデータをシリアル入力す る。そして、データの書込みは1本のワード線に対して 32ビット並列的に行われる。この書込みデータは、救 済ビットデータとされる。メモリアレイ192から読出 される32ビットのデータは前記ビット線選択回路21 4によって何れかの1ビットが選択される。ビット線選 択回路214における選択動作はデコーダ216から供 給される32本のデコード信号にて制御される。デコー ダ216はアドレス信号A15~A19に対応される5 ビットのアドレス情報をデコードしてデコード信号を形 成する。ビット線選択回路214で選択された1ビット のデータはセンスアンプ217で増幅され、その出力が 救済データ210として前記マルチプレクサ20に供給 される。この救済回路19によれば、W1~W32の3 2本のワード線単位で不良ビットの救済を行うことがで き、最大で8×32=256ビットの不良ビットを救済 することが出来る。

【0064】本実施例の救済回路19は図1にも示されるように、ページ選択回路22の前段で救済データへの置き換え可能に配置されている。したがって、アドレス信号A0~A2を変化さて行われるバースト読み出しにおいて救済回路19の動作状態を変化させることを要しない。したがって、バースト読出し動作速度は、読み出し対象データが救済されるべきビットを含んでいるか否かによらず一定とすることができ、バースト読み出し動作の高速化に寄与する。仮に、不良ビットの置き換えをページ選択回路22の出力側で行う場合には、バースト読み出しに際してアドレス信号A0~A2が変化される度に救済回路を新たに動作させなければならず、バース

28

【0065】《ダイレクトプリチャージ》 図11にはメモリアレイのビット線及びソース線をプリチャージするための回路構成がメモリアレイ2及びダミーメモリアレイ32を中心に示してある。ダミーメモリアレイ32は、メモリアレイ2における1対のビット線とソース線に係る回路構成と同じ回路によって構成され、ダミーサブビット線DBL、ダミーソース線DSL、ダミーサブビット線DBL、ダミーセレクトMOSトランジスタDQdsl,DQds2,DQss1,DQss2を備えて成る。各メモリブロックMBLKのワード線W1~W32、セレクト線DS1,DS2,SS1,SS2はダミーメモリアレイ2と共通化されている。特に制限されないが、ダミーメモリセルトランジスタDQMは相対的に関値電圧の高い常時オフ状態にされる関値を持つ。

【0066】ソース線選択回路14は、ソース線SL1、SL2、SL3、…を選択的に接地電位Vssに導通させるnチャネル型の選択MOSトランジスタQS1がソース線SL1、SL2、SL3、…と1対1対応で設けられ、それらは、前記ソース線Yデコーダ15から出力されるデコード信号(ソース線選択信号)YS1、YS2、YS3、…によってスイッチ制御される。ソース線選択信号YS1、YS2、YS3、…は、アドレス信号A3~A6のビット数からも明らかなように、ソース線選択回路14は、16本のソース線毎に同じ回路が複数組含まれて構成されている。

【0067】ソース線プリチャージ回路31は、ソース線選択信号YS1, YS2, YS3, …によって非選択とされるソース線をプリチャージする回路であって、各ソース線と電源電圧Vddとの間にnチャネル型MOSトランジスタQP1とが直列配置され、夫々のMOSトランジスタQP1とが直列配置され、夫々のMOSトランジスタQP1はソース線選択信号YS1, YS2, YS3, …によってスイッチ制御される。前記MOSトランジスタQL1は非選択ソース線のプリチャージレベルを決定するための抵抗として機能され、そのゲートバイアス電圧は詳細を後述するダミーソース線プリチャージ回路33で形成される。

【0068】ビット線選択回路12は、ビット線BL1, BL2, BL3, …を選択的にセンスアンプ回路18に導通させるnチャネル型の選択MOSトランジスタQS2がビット線BL1, BL2, BL3, …と1対1対応で設けられ、それらは、前記ビット線Yデコーダ13から出力されるデコード信号(ビット線選択信号)YD1, YD2, YD3, …によってスイッチ制御される。ビット線選択信号YD1, YD2, YD3, …は、アドレス信号A3~A6に従ってその何れか1本が選択レベルにされる。ビット線選択回路12も、アドレス信

のビット線毎に同じ回路が複数組含まれて構成されている。

【0069】ビット線プリチャージ回路30は、ビット線選択信号YD1、YD2、YD3、…によって非選択とされるビット線をプリチャージする回路であって、各ビット線と電源電圧Vddとの間にnチャネル型MOSトランジスタQL2とpチャネル型MOSトランジスタQP2とが直列配置され、夫々のMOSトランジスタQP2はビット線選択信号YD1、YD2、YD3、…によってスイッチ制御される。前記MOSトランジスタQ10L2は非選択ビット線のプリチャージレベルを決定するための抵抗として機能され、そのゲートバイアス電圧は詳細を後述するダミービット線プリチャージ回路34で形成される。

【0.070】センスアンプ回路18は16本のビット線 毎に1個割り当てられたセンスアンプを128個含んで いる。図11には1個のセンスアンプ180が代表的に 示されている。センスアンプ180はその入力ノードN inをプリチャージするためのMOSトランジスタQ1 1~Q13と、入力ノードNinの電流変化を検出する ための検出段回路を構成するトランジスタ014~17 と、検出結果を出力するためのСМОSインバータ構成 用のMOSトランジスタQ18、Q19を含んで成る。 尚、電源電圧Vddと接地電位Vssとの間の電流貫通 経路をカットオフするためのパワースイッチMOSトラ ンジスタについては図示を省略してあるが、実際にはパ ワーダウンモードにおいてカットオフ状態に制御され、 且つ、アドレス変化検出パルスøATDに同期した活性 化タイミングを持ってセンスアンプを活性化させるパワ ースイッチMOSトランジスタが設けられている。

【0071】前記nチャネル型のMOSトランジスタQ 12のコンダクタンスは入力ノードNinのレベルによ って決定され、当該MOSトランジスタQ12とpチャ ネル型MOSトランジスタQ11との結合ノードに得ら れる分圧電圧をnチャネル型MOSトランジスタO13 がゲートに受け、これによってMOSトランジスタQ1 3のコンダクタンスが入力ノードNinのレベルによっ て負帰還制御され、入力ノードNinをプリチャージす る。検出段階路の前記nチャネル型のMOSトランジス タQ15のコンダクタンスは入力ノードNinのレベル によって決定され、当該MOSトランジスタQ15とp チャネル型MOSトランジスタQ14との結合ノードに 得られる分圧電圧をnチャネル型MOSトランジスタQ 17がゲートに受ける。このMOSトランジスタ〇17 はpチャネル型MOSトランジスタQ16と共に入力ノ ードNinと電源電圧Vddとの間に直列配置されてい る。MOSトランジスタQ17のコンダクタンスは入力 ノードNinのレベルによって負帰還制御され、入力ノ ードNinをプリチャージする。

『ハハファ】 プリエュージャわたまもノードNI:"の命

荷が保持されている状態では、MOSトランジスタQ17のコンダクタンスは小さくされており、センスアンプの出力Soutはローレベルにされている。一方、プリチャージされた入力ノードNinの電荷がビット線及びソース線を介して接地電位に流れると、そのレベル変化によって負帰還制御されるMOSトランジスタQ17のコンダクタンスが大きくされてセンスアンプの出力Soutがハイレベルに反転される。

【0073】尚、検出段回路Q14~Q17も入力ノードNinをプリチャージする機能を有しているが、入力ノードNinに対するプリチャージ速度を早めるために前記MOSトランジスタQ11~Q13から成るプリチャージ回路が設けられている。したがって、MOSトランジスタQ11~Q13から成る回路が検出動作に悪影響を与えないようにするために、MOSトランジスタQ13の閾値電圧は比較的高くされ、ある程度のプリチャージレベルが得られると当該MOSトランジスタQ13はカットオフ状態にされるようになっている。

【0074】ここで、ソース線プリチャージ回路31と ビット線プリチャージ回路30によって非選択ソース線 と非選択ビット線をプリチャージする理由は以下の通り である。すなわち、前記センスアンプ180はその入力 ノードNinの電荷が接地電位Vssに引き抜かれるこ とによって出力Soutを反転させる。したがって、選 択されたビット線から、それに隣接する非選択ビット線 や非選択ソース線に不所望に電流が流れないようにする ことが必要である。例えば、ビット線BL2、セレクト 線DS1、SS1、ワード線W1が選択された場合を想 定すると、ビット線BL2とこれに隣接する非選択ビッ ト線BL3とは、4個のメモリセルトランジスタQM (a, b, c, d)の閾値電圧が低くされている場合に は導通される。同様に、ビット線BL2とこれに隣接す る非選択ソース線SL3とは3個のメモリセルトランジ スタQM(a, b, c)の閾値電圧が低くされている場 合には導通される。導通される事態は、メモリアレイ2 の記憶情報によって決定されるため回避し難い。選択ビ ット線と非選択ソース線又は非選択ビット線が導通され たとき、選択ビット線から電流が流れ込むと、センスア ンプ180は読み出しデータを誤検出し、或いは出力の 確定に時間を要することになる。これを回避するため に、非選択ソース線と非選択ビット線をプリチャージ し、選択ビット線と非選択ソース線又は非選択ビット線 とが導通されても、選択ビット線から電流が流れ込まな いようにしている。

【0075】特に本実施例では、非選択ビット線と非選択ソース線のプリチャージレベルを選択ビット線のプリチャージレベルを選択ビット線のプリチャージレベルを、センスアンプ180の必要とするプリチャージレベルに高精度に合わせることを可能にする工夫が採用
オカブいる。即せ、グミ・プリチャージ回ゆっつ。24

はセンスアンプ180の検出段回路 (Q14~Q17) と同等のプリチャージ性能を持つようにされる。センスアンプが検出動作に必要とするプリチャージレベルは検出段回路 (Q14~Q17) によって決定されるからである。

【0076】具体例としては、ダミープリチャージ回路 34において、MOSトランジスタQ24~Q27は、 センスアンプのMOSトランジスタO14~O17と同 様の回路結合を備え、対応されるトランジスタと実質的 に等しいトランジスタサイズを有して構成される。nチ ャネル型のMOSトランジスタQ25のコンダクタンス はダミービット線DBLのレベルによって決定され、当 該MOSトランジスタQ25とpチャネル型MOSトラ ンジスタQ24との間のノードに得られる分圧電圧を n チャネル型MOSトランジスタQ27がゲートに受け る。このMOSトランジスタQ27はpチャネル型MO SトランジスタQ26と共にダミービット線DBLと電 源電圧Vddとの間に直列配置されている。前記MOS トランジスタQ25のドレインに得られる電圧がビット 線プリチャージ回路30のMOSトランジスタQL2の ゲートバイアス電圧340とされる。MOSトランジス タQ29, Q28はパワーダウンモードにおいてダミー プリチャージ回路34を非活性化するためのトランジス タであり、前記ゲートバイアス電圧の決定には実質的に 関与しないトランジスタとされる。電源投入後は、パワ ーダウンモードにされない限り、ダミービット線DBL はプリチャージレベルを定常的に維持する。

【0077】非選択ビット線は、前記ゲートバイアス電圧340を受けるMOSトランジスタQL2とこれに直列接続されたMOSトランジスタQP2を介してプリチャージされる。ダミープリチャージ回路34のMOSトランジスタQ26、Q27とダミービット線DBLとの結合関係と、ビット線プリチャージ回路30のMOSトランジスタQP2、QL2とビット線との結合関係から明らかなように、双方の回路34と30におけるそれらトランジスタのサイズが等しく、且つ、ダミービット線と非選択ビット線との負荷条件が実質的に同じならば、非選択ビット線のプリチャージレベルと実質的に同一、換言すれば、センスアンプが必要とするプリチャージレベル

(選択ビット線のプリチャージレベルでもある)と実質的に同一とされる。設計上、ダミービット線DBLと非選択ビット線との負荷条件が一致しない場合には、ダミープリチャージ回路34のMOSトランジスタQ26,Q27に対して、ビット線プリチャージ回路30のMOSトランジスタQP2,QL2とのトランジスタサイズを適当に決定するだけで、非選択ビット線のプリチャージレベルをセンスアンプ180が必要とするプリチャージレベルに一致させることができる。

「ハハフの」い、フ始側のガラ、プロエレ、ご同時ゥゥ

についても全く同様であり、MOSトランジスタQ34 ~Q37は、センスアンプのMOSトランジスタO14 ~Q17と同様の回路結合を備え、対応されるトランジ スタと実質的に等しいトランジスタサイズを有して構成 される。nチャネル型のMOSトランジスタQ35のコ ンダクタンスはダミーソース線DSLのレベルによって 決定され、当該MOSトランジスタQ35とpチャネル 型MOSトランジスタQ34との間のノードに得られる 分圧電圧をnチャネル型MOSトランジスタQ37がゲ ートに受ける。このMOSトランジスタQ37はpチャ ネル型MOSトランジスタQ36と共にダミーソース線 DSLと電源電圧Vddとの間に直列配置されている。 前記MOSトランジスタQ35のドレインに得られる電 圧がソース線プリチャージ回路31のMOSトランジス タQL1のゲートバイアス電圧330とされる。MOS トランジスタ〇39、〇38はパワーダウンモードにお いてダミープリチャージ回路33を非活性化するための トランジスタであり、前記ゲートバイアス電圧の決定に は実質的に関与しないトランジスタとされる。電源投入 後は、パワーダウンモードにされない限り、ダミーソー ス線DSLはプリチャージレベルを定常的に維持する。 【0079】非選択ソース線は、前記ゲートバイアス電 圧330を受けるMOSトランジスタQL1とこれに直 列接続されたMOSトランジスタQP1を介してプリチ ャージされる。ダミープリチャージ回路33のMOSト ランジスタQ36,Q37とダミーソース線DSLとの 結合関係と、ソース線プリチャージ回路31のMOSト ランジスタQP1,QL1とビット線との結合関係から 明らかなように、双方の回路33と31におけるそれら トランジスタのサイズが等しく、且つ、ダミーソース線 と非選択ソース線との負荷条件が実質的に同じならば、 非選択ソース線のプリチャージレベルは、ダミーソース 線DSLのプリチャージレベルと実質的に同一、換言す れば、センスアンプ180が必要とするプリチャージレ ベル(選択ビット線のプリチャージレベルでもある)と 実質的に同一とされる。設計上、ダミーソース線DSL と非選択ソース線との負荷条件が一致しない場合には、 ダミープリチャージ回路33のMOSトランジスタO3 6, Q37に対する、ソース線プリチャージ回路31の MOS トランジスタQP1, QL1とのトランジスタサ イズを適当に決定するだけで、非選択ソース線のプリチ ャージレベルをセンスアンプ180が必要とするプリチ ャージレベルに一致させることができる。

【0080】このように、センスアンプ180の検出段回路(Q14~Q17)と実質的に等しいプリチャージ特性を持つダミープリチャージ回路33,34と、メモリアレイの基本的な回路構成と等価なダミーメモリアレイ32を設け、ダミービット線DBLとダミーソース線DSLを定常的にダミープリチャージ回路33,34でプリチャージョンスをデビストンでは、ジャストントを

用いて、そのダミープリチャージにて得られるプリチャ ージレベルと等価的なプリチャージレベルを非選択ソー ス線及び非選択ビット線に形成するから、非選択ビット 線と非選択ソース線とのプリチャージレベルを、センス アンプ180の必要とするプリチャージレベルに精度良 く合わせることができる。したがって、選択ビット線か ら非選択ビット線又は非選択ソース線に不所望な電流が 流れてセンスアンプ180が読み出しデータを誤検出す ることを防止できる。更に、非選択ビット線が選択状態 に転じられたとき、当該選択ビット線のレベルは既に、 センスアンプ180が必要とするレベルに精度良く合わ せられているから、センスアンプ180が選択ビット線 を積極的にプリチャージすることを実質的に要せず、セ ンスアンプの高速動作を保証できると共に、前記誤検出 防止を高い精度をもって実現できる。その上、プリチャ ージのためのバイアス信号330,340は実際の回路 と等価な回路32,33,34を介して形成されるか ら、プロセスばらつきの影響も受けることなく上記効果 を得ることができる。

【0081】《NAND型マスクROM》 図12には 20 NAND型マスクROMにおける一つのメモリブロック の基本的な回路構成が示される。図12に例示されたN AND型のマスクROMは、1本のビット線BL1に対 して複数個のメモリセルQMMの直列接続回路(メモリ セル列)ML1, ML2を2個備え、夫々の直列回路M L1, ML2の一端は接地電位Vssに、直列回路ML 1の他端はセレクトMOSトランジスタQds1を介し てビット線BL1に、直列回路ML2の他端はセレクト MOSトランジスタQds2を介してビット線BL1に 接続される。このようなメモリセル配置は、実際には図 12の紙面の横方向に多数繰り返されて、一つのメモリ ブロックを構成する。セレクトMOSトランジスタQd s 1 はセレクト線DS1によってスイッチ制御され、セ レクトMOSトランジスタQds2はセレクト線DS2 によってスイッチ制御される。メモリセルトランジスタ QMMのゲートはそれぞれの行に対応して配置されたワ ード線W1~W16に結合される。

【0082】前記メモリセルトランジスタQMMは、それがデプレッション型とされるか又はエンハンスメント型にされるかに応じて情報を記憶している。アドレス信号で選択されるべきワード線はメモリセルの選択レベルに駆動されるできワード線はメモリセルの選択レベルに駆動されることにより、メモリセル列(ML1、ML2)に直流電流経路が形成されるか否かによって、記憶情報の読み出しが行われる。このとき、セレクト線DS1、DS2によってメモリセル列ML1又はML2の何れか一方が選択される。

【0083】メモリマットは、図12のメモリブロック

る。例えば図13に示されるように8個のメモリブロックMBLK(# $1\sim$ #8)によって1個のメモリマットが構成される。

【0084】オン状態にすべきメモリセルトランジスタ QMMのコンダクタンスを充分に大きくするためにはワ ード選択レベルを昇圧する事が、読み出し動作の高速化 に都合がよい。このとき、NAND型のマスクROMは 2本のメモリセル列ML1、ML2の中から1本をセレ クトMOSトランジスタQds1,Qds2で選択して ビット線に接続する。したがって、ビット線から接地電 位Vssへの電流経路には、セレクト線によって選択さ れたセレクトMOSトランジスタも介在されることにな る。セレクトMOSトランジスタQds1,Qds2は メモリアレイの構成上、実質的にメモリセルトランジス タQMMと同一のサイズとされている。このためメモリ セルトランジスタQMMを選択するワード線の選択レベ ルのみを昇圧しても、センスアンプ180で検出できる 電流変化を増大させることは出来ない(読み出し動作の 髙速化を実現できない)。これを考慮して、ワード線W 1~W16の選択レベルと共にセレクト線DS1、DS 2の選択レベル2も、昇圧回路5で昇圧された昇圧レベ ルVCHにされる。ワード線選択レベルと共にセレクト 線選択レベルを電源電圧以上に昇圧することにより、デ ータ読み出し時にビット線に流れる電流が大きくなり、 換言すればビット線を介する電流変化が速くなり、この ことにより、センスアンプ180は電流変化を即座に検 出でき、データ読出し速度を高速化することができる。 この事情は上記NOR型のマスクROMの場合と同じで ある。

30 【0085】図13の例に従えば、読み出し動作では、 ビット線を相互に共有する8個のメモリブロックMBL **Kの中から1個のメモリブロックMBLKにおいてセレ** クト線の選択を行うようにし、ワード線W1~W16の 選択動作は8個のメモリブロックMBLKで共通に行う ようにされる。これによってワードドライバのドライバ の数を低減してそれによるチップ専有面積を低減するこ とができる。図13には、8個のメモリブロックMBL K (#1) ~MBLK (#8) に対応されるドライバD W 1 1 1, W D 1 0 1 が代表的に示されている。同図に おいてデコーダ500は、ワード線とセレクト線のデコ ード論理を渾然一体に含んでいる。これに示されるデコ ード論理は単なる一例である。図13に代表的に示され るドライバDW111, WD101は図4に基づいて説 明したものと同じであり、それに供給される昇圧電圧V CHも前記昇圧回路5と同じ回路から供給される。図1 3に従えば、デコーダ500の出力は、ローレベルが選 択レベルとされる。ドライバWD101において、出力 信号線SW1が非選択レベル(ハイレベル)にされてい るとき、トランジスタQ3がオン状態にされ、これによ じ幼い114北郊州1.ベルボモフ位地最高い。。

にされる。出力信号線SWIが選択レベル(ローレベル)にされているとき、トランジスタ、Q2Q3がカットオフ状態にされ、これによってワード線WIには選択レベルとしての昇圧電位VCHが供給される。

【0086】このようなNAND型のマスクROMにおいて、選択されるべきセレクト信号線とアドレス信号によって選択されるべきワード線を除く非選択ワード線との全てを昇圧電圧VCHで駆動することによりメモリセルに流れる電流値を増すことができ、センスアンプ180による電流変化の検出が早くなって、アクセスの高速化を実現することができる。

【0087】以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

【0088】例えば、ATD回路によるパルス駆動でセ ルフブースト回路を構成し1回のチャージポンプでワー ド線により消費される電荷を補充する回路を主体として 昇圧回路を構成してもよい。この場合にはチャージをロ スしないためのタイミング制御が必要であるが、必要と するエネルギーは最小となる。また、NOR型メモリア レイは1本のビット線に対するサブビット線の本数を4 本以外とする構成に変更可能である。同様にNAND型 メモリアレイは1本のビット線に対するメモリセル列を 2列以上とすることも可能である。メモリアレイの記憶 容量、メモリマットの数などは適宜変更することができ る。1個のドライバによるワード線の駆動本数も上記実 施例に限定されず適宜変更することができる。また、昇 圧回路については、レベルセンス回路45、発振回路4 3、チャージポンプ回路40を省略して構成することも 可能である。

【0089】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるマスクROMに適用した場合について説明したが、EPROM、EEPROM、フラッシュメモリ等にも適用することができる。また、本発明に係る半導体記憶装置は、単体のメモリLSIに限定されず、マイクロコンピュータなどの論理LSIにオンチップされる半導体記憶装置にも適用可能である。

## [0090]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0091】〔1〕メモリセルトランジスタやセレクトトランジスタの選択駆動用電源として昇圧回路を採用するから、選択されたメモリセルトランジスタ及びセレクトトランジスタを介して生ずる電流変化が大きくされ、その変化を検出するセンスアンプの検出速度が向上され、アクセスの高速化を実現することができる。

「ハハハハ」(ハ)日下回吸は、フェルンルトニンパブ

タとセレクトトランジスタの制御ゲート電圧を電源電圧 よりも高くすることによって、メモリセルトランジスタ とセレクトトランジスタのコンダクタンスを大きくし て、それらを介してビット線に流れる電流を多くしよう とするものであるから、必要なメモリセル電流を確保す るための最低の昇圧動作だけを行うことによって、無駄 な昇圧動作による電力消費の増大を抑えることができ る。最低限の昇圧電位を保証し、且つ、昇圧電位が高く なり過ぎないようにするための制御を、半導体記憶装置 の動作状態に応じて行うことにより、昇圧動作の制御を

【0093】〔3〕バーストリードのためのページ選択回路の前段で、不良ビットのデータを救済データへ置き換えることにより、特定のアドレス信号を変化さて行われるバースト読み出しにおいて救済回路の動作状態を変化させることを要しない。換言すれば、救済回路の動作時間はバーストアクセス時間に影響を与えない。これにより、バースト読出し動作速度は、読み出し対象データが救済されるべきビットを含んでいるか否かによらず一定とされ、バースト読み出し動作の高速化に寄与する。【0094】〔4〕NOR型メモリアレイにおいて、非

簡素化することができる。

【0094】〔4〕NOR型メモリアレイにおいて、非選択ビット線と非選択ソース線を直接プリチャージする回路を設けることにより、センスアンプは選択ビット線を実質的にプリチャージすることを要せず、この点においてセンスアンプの検出動作を早めることができる。

【0095】〔5〕非選択ビット線のプリチャージレベ ルを、センスアンプの検出段回路と等価なダミープリチ ャージ回路によって制御することにより、非選択ビット 線と非選択ソース線のプリチャージレベルを、センスア ンプが必要とするプリチャージレベルに精度良く合わせ ることが容易である。それ故に、非選択状態から選択状 態に転じたビット線のプリチャージレベルは、センスア ンプが必要とするプリチャージレベルに精度良く合わせ られている。これにより、センスアンプは選択ビット線 を実質的にプリチャージする事を要せず、速やかに検出 動作に移行することができるので、センスアンプの動作 を高速化することができる。しかも、選択ビット線か ら、非選択ビット線又は非選択ソース線に不所望な電流 が流れることによってセンスアンプが誤検出したり検出 動作が遅れたりする事態を防止することが出来る。特 40 に、メモリアレイの基本的な回路構成と等価なダミーメ モリアレイのダミービット線とダミーソース線を定常的 にダミープリチャージ回路でプリチャージするときに得

られる電圧を用いて、非選択ソース線及び非選択ビット

線のプリチャージレベルを形成することにより、プロセ

スばらつきの影響を実質的に受けることなく、非選択ビ

ット線及び非選択ソース線のプリチャージレベル、そし

て非選択から選択状態に転じられたビット線のレベル

【図面の簡単な説明】

【図1】本発明の一実施例に係るNOR型マスクROM の全体的ブロック図である。

【図2】図1のマスクROMにおける1個のメモリブロ ックMBLKの基本的な構成を示す回路図である。

【図3】1個のメモリマットMMATの全体的な構成を 示すブロック図である。

【図4】ワード線及びセレクト線のドライバとワード線 駆動形式を示す一例説明図である。

【図5】ワード線及びセレクト線の駆動電圧を形成する 10 5 昇圧回路 昇圧回路の一例ブロック図である。

【図6】昇圧回路に含まれるチャージポンプ回路の一例 回路図である。

【図7】昇圧回路に含まれる発振回路の一例回路図であ

【図8】昇圧電圧の上限レベルを検出するレベル検出回 路の一例回路図である。

【図9】昇圧電圧として必要な最低限のレベルを検出す るレベル検出回路の一例回路図である。

【図10】マスクROMに含まれる救済回路の一例ブロ 20 ック図である。

【図11】メモリアレイのビット線及びソース線をプリ チャージするためのプリチャージ回路、ダミーメモリア レイ、ダミープリチャージ回路の一例回路図である。

【図12】NAND型マスクROMにおける一つのメモ リブロックの基本的な一例回路構成を示す回路図であ る。

【図13】NAND型マスクROMにおけるワード線取 動形式とワード線及びセレクト線のドライバを示す説明 図である。

【符号の説明】

2 メモリアレイ

MMAT メモリマット

MBLK メモリブロック

BL1~BL256 ビット線

W1~W32 ワード線

SL1~SL257 ソース線

**OM** メモリセルトランジスタ

SB1~SB4 サブビット線

DS1, DS2, SS1, SS2 セレクト線

Qds1, Qds2, Qss1, Qss2 セレクトト ランジスタ

3 ワードドライバ

WD101~DW832 ワード線用のドライバ

4 セレクト線ドライバ

DW111~DW882 セレクト線用のドライバ

40,41,42 チャージボンプ回路

43,44 発振回路

45.46. レベルセンス回路

VCH 昇圧電位

6 ワード線 X デコーダ

ø A T D アドレス変化検出パルス

7 アドレス変化検出回路

10 セレクト線Xデコーダ

14 ソース線選択回路

15 ソース線Υデコーダ

18 センスアンプ回路

180 センスアンプ

014~017 検出段回路

Q24~Q27 検出段階路と等価な回路

Q34~Q37 検出段階路と等価な回路

19 救済回路

207 救済位置情報

210 救済データ

20 マルチプレクサ

30 22 ページ選択回路

23 ページデコーダ

30 ビット線プリチャージ回路

31 ソース線プリチャージ回路

32 ダミーメモリアレイ

33 ダミーソース線プリチャージ回路


34 ダミービット線プリチャージ回路


330, 340 制御電圧信号


【図1】

(21)


[図1]









【図3】




【図5】




【図6】




[図8]







【図9】



[図10]



【図11】



### フロントページの続き

(72)発明者 高鹿 照久

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

(72)発明者 小嶋 文夫

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

(72)発明者 吉井 康浩

東京都小平市上水本町 5 丁目20番 1 号 株式会社日立製作所半導体事業部内

(72)発明者 薮押 法之

東京都小平市上水本町 5 丁目20番 1 号 株式会社日立製作所半導体事業部内

(72)発明者 竹田 敏文

東京都小平市上水本町5丁目20番1号 株式会社日立製作所半導体事業部内

(72)発明者 酒井 菊雄

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

(72)発明者 和田 武史

東京都小平市上水本町5丁目20番1号 株式会社日立製作所半導体事業部内

(72)発明者 川本 洋

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所半導体事業部内